UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

A7 FPGA的Vccadc电源错接成3.3V(正常1.8V),使用一段时间后BANK16异常,如何解释?

回复
Highlighted
Visitor
发帖数: 3
注册日期: ‎08-12-2015

A7 FPGA的Vccadc电源错接成3.3V(正常1.8V),使用一段时间后BANK16异常,如何解释?

我们一个项目的硬件出了点问题,FPGA型号XC7A200T,具体现象如下:

 

我们对FPGA中VCCADC的供电设计错误,手册推荐1.8V,最大耐受电压为-0.5~2V,而我们实际供电3.3V;

使用一段时间后,发现BANK16逻辑异常,其它BANK正常,现象为FPGA若输出方波,chipscope中观察信号正确,但在FPGA管脚外部使用示波器观测为固定电平。

此BANK正常使用时连接ADC芯片的高速LVDS信号,会长时间工作,FPGA温度在正常范围内

出问题后我们定位到FPGA的1.0V和3.3V静态电阻都很小(1.0V为9.6欧,正常为193欧;3.3V为93.5欧,正常为824欧),对FPGA拆下后进行测试,也发现VCCADCGNDADC相互的静态电阻和对GND电阻都不正常,基本确认XADC模块损坏。

 

基于以上现象,我们想了解两个问题:

 

1、FPGA的XADC1.8V电源错接成3.3V,为什么会导致FPGA 内核1.0V对地电阻异常?

2FPGA 内核1.0V对地电阻异常,会导致IO BANK16逻辑异常吗?

 

希望各位大神有相关经验的解释一下,这个项目对我们很重要,十分感谢!