UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

关于PCIe-AXI IP核的AXI接口有些疑问,请教一下各位。

回复
Highlighted
Observer
发帖数: 9
注册日期: ‎02-28-2018

关于PCIe-AXI IP核的AXI接口有些疑问,请教一下各位。

我用的A7 FPGA,建IP核的时候,AXI的读写数据位宽最小只能设置为64bit,但是我们在PC上是32位操作,这样一来,AXI的数据和PCIe总线的数据是什么关系呢?

比如,我从PC向板卡写一个32bit的数据,这个数据在AXI总线上是只会出现在写数据接口的低32bit上吗?又或者,我在PC端对板卡进行一个32bit的读操作,我把数据放在AXI读数据接口上就可以了吗?同样的,我在PC端进行8bit和16bit读写操作时,板卡应该怎样配合?

因为最近才接触PCIe和AXI总线,所以问题可能有点小白,还望各位不吝赐教。

Xilinx Employee
Xilinx Employee
发帖数: 264
注册日期: ‎08-03-2007

回复: 关于PCIe-AXI IP核的AXI接口有些疑问,请教一下各位。

PCIE 上的数据都是dw 为单位也就是32位传输

无论PC 上是多大的数据 按照PCIE的协议都是32bit 为单位,如果是16bit 也是前面补0内部按照32bit 传输

最后输出在axi 总线上的只是64bit 的一半