UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Contributor
Contributor
151 次查看
注册日期: ‎01-16-2019

多个vdma读写一个ddr,参考xapp740/741问题

转到解答

参考设计只能用之前版本的vivado打开,所以看不到vdma是怎么设置的,想知道mm datawidth,burst size和line buffer是怎么设置的,我设置的是如下:

vdma0 和vdma1写通道:

mm datawidth 是默认的64bit,

brust size : 256

stream data : auto

line buffer : 2048

vdma0 和vdma1写读通道:

datawidth:64

brust size: 256

stream data:24

line buffer :2048

所有时钟:200M

软件是直接使用的display.c中的那几个关于vdma的函数

现在的问题是,vdma0 是可以正常读写显示的,vdma1 能读也能写,但是显示的时候,axis to video out locked 不拉高 ?有高版本的vivado 设计可以给参考一下吗?我用的是2017.4 版本。

或者指点一下vdma上面那几个参数根据视频分辨率如何计算?

谢谢!

 

0 项奖励
1 个已接受解答

已接受的解答
Highlighted
Contributor
Contributor
83 次查看
注册日期: ‎01-16-2019

回复: 多个vdma读写一个ddr,参考xapp740/741问题

转到解答

根据xapp741 :读写通路brust 设置256, mm:64bit,line buffer : 1024,clk:200M,四路vdma同时读写ddr是没有问题的,也可以正常显示:测试板子:K7325t,vivado 2017.4

0 项奖励
2 条回复2
Xilinx Employee
Xilinx Employee
121 次查看
注册日期: ‎06-02-2017

回复: 多个vdma读写一个ddr,参考xapp740/741问题

转到解答

Hi @mountainfpga 

分辨率的大小与你所列的VDMA的设置原则上没有太大的关系,但可能会影响访问DDR的效率。Stream Data Width一般与byte per pixel一致。

分辨率的相关的设置和VDMA的寄存器0x50/54/58(for MM2S)和0xA0/A4/A8(for S2MM)有关。

axis to video out的locked不拉高,也需要检查video_in(from VDMA)和vtiming_in(from VTC)是否匹配,相关控制信号连接是否正确。

0 项奖励
Highlighted
Contributor
Contributor
84 次查看
注册日期: ‎01-16-2019

回复: 多个vdma读写一个ddr,参考xapp740/741问题

转到解答

根据xapp741 :读写通路brust 设置256, mm:64bit,line buffer : 1024,clk:200M,四路vdma同时读写ddr是没有问题的,也可以正常显示:测试板子:K7325t,vivado 2017.4

0 项奖励