UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Highlighted
Visitor darrenzhou
Visitor
515 次查看
注册日期: ‎06-11-2018

SRIO 互联异常

XILINX FPGA型号:ZYNQZ07045FBGA676

ALTERA FPGA型号:ARRIA55AGTMD3

现象描述:两个设备采用2.5G光纤互连,采用SRIO接口协议互通。如果XINLINX FPGA先上电,ALTERA FPGA就会挂死,Tready信号拉低;如果ALTERA器件先加电则没有这个现象。

 

请问有什么建议?

0 项奖励
1 条回复1
Xilinx Employee
Xilinx Employee
501 次查看
注册日期: ‎05-02-2013

回复: SRIO 互联异常

SRIO协议是要求双方初始化的时候,尽量同步进行的。
如果无法做到完全同时刻起来,推荐Xilinx这边可以晚一步释放reset。因为如果对端晚起来,还没数据过来的话,Xilinx FPGA内部SERDES的RX侧CDR电路没数据来会导致其失锁,只有再复位下SERDES的RX RESET,才能恢复工作。
不过你问题里说的是Altera挂死,这个具体原因,要找Altera来确认了。