取消
显示结果 
搜索替代 
您的意思是: 
Highlighted
Observer
Observer
132 次查看
注册日期: ‎10-22-2019

UltraScale+ PS PCIe作为endpoint,jetson TX2 PCIe作为RC,怎样进行数据的收发。

Dear All:

            我们自己做了一个UltraScale+ jetson TX2模块的板子,UltraScale+配置为PCIe endpoint, TX2上通过lspci可以看到UltraScale PCIe设备。我将petalinux中的ps_pci_dma驱动移植到TX2上,使用https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18842008/Zynq+UltraScale+PS-PCIe+Linux+Configuration上的测试代码可以进行读写。但问题是在UltraScale+怎么知道数据写到哪里了,以及怎样得到TX2的通知。

标记 (1)
0 项奖励
1 条回复1
Highlighted
Xilinx Employee
Xilinx Employee
44 次查看
注册日期: ‎08-03-2007

回复: UltraScale+ PS PCIe作为endpoint,jetson TX2 PCIe作为RC,怎样进行数据的收发。

在使用的脚本中有 simple-test 的选项

-a option specifies end point address
这里面放的是endpoint 的地址,实际存在哪里是根据你的Endpoint 的设计硬件结构和地址映射决定的。

TS2可以通过PCIE 的链路读写EP 的某些寄存器来实现操作,具体也是根据实际的硬件设计

 

------------------------------------------------------------------------------
Don't forget to reply, give kudo and accept as solution
------------------------------------------------------------------------------
0 项奖励