取消
显示结果 
搜索替代 
您的意思是: 
Highlighted
Visitor
Visitor
511 次查看
注册日期: ‎07-18-2018

Zynq-7000 SoC的PL与PS的最大主频是不一样的么

Zynq-7000 SoC的PL与PS的最大主频是不一样的么?一般手册上都是在写ARM的主频,而FPGA的呢?
0 项奖励
3 条回复3
Highlighted
Moderator
Moderator
466 次查看
注册日期: ‎07-01-2019

回复: Zynq-7000 SoC的PL与PS的最大主频是不一样的么

你好 @blyi ,

 

根据你的器件型号查看DS187或DS191数据手册。

PL每种逻辑资源支持的最大频率一般是不同的,在PL Switching Characteristics章节有详细描述。

-------------------------------------------------------------------------------------------------
Don’t forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------------------------------
如果提供的信息能解决您的问题,请标记为“接受为解决方案”。
如果您认为帖子有帮助,请点击“奖励”。谢谢!
-------------------------------------------------------------------------------------------------
0 项奖励
Xilinx Employee
Xilinx Employee
436 次查看
注册日期: ‎02-28-2019

回复: Zynq-7000 SoC的PL与PS的最大主频是不一样的么

您所说的FPGA主频更确切地来讲是FPGA能运行地最大频率,一方面器件有最大频率地限制,这个由架构,制程有关,可以在相应芯片手册上找到;另一方面,FPGA在实际设计中地最大频率跟您的设计复杂度有关,如果设计很复杂,并且要满足timing的话,那么这个频率还要再打折扣。

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励
Highlighted
Xilinx Employee
Xilinx Employee
337 次查看
注册日期: ‎06-02-2017

回复: Zynq-7000 SoC的PL与PS的最大主频是不一样的么

@blyi 你好,

与传统的cpu的主频概率不同,FPGA并没有确定的主频。FPGA的主频一般指系统时钟的频率,这个非常依赖于设计的复杂度。如果要说一个经验值的话50MHz~100MHz是比较合适的,当然对于局部模块有更高频率要求时可以使用单独的时钟,像查看主频是否满足要求就如Yangc所说的一样,在正确的时序约束下查看时序报告,如果没有时序违约即可。

-------------------------------------------------------------------------------------------------------------------------------------------
Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful.

Give Kudos to a post which you think is helpful and reply oriented.
--------------------------------------------------------------------------------------------------------------------------------------------
0 项奖励