取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 
lixiangdi2
Participant
Participant
201 次查看
注册日期: ‎11-10-2018

关于PCIE XDMA如何判断FPGA端数据接收完成?

想问一下,利用XDMA通过PC往FPGA发送数据,数据接口是AXI MM类型,在FPGA端如何判断PC已经完成数据的发送?

0 项奖励
3 回复数
guozhenp
Xilinx Employee
Xilinx Employee
151 次查看
注册日期: ‎05-02-2013

中断收到

0 项奖励
lixiangdi2
Participant
Participant
136 次查看
注册日期: ‎11-10-2018

截图_选择区域_20210722135022.png例如PCIE的IP,host发送数据给FPGA,host数据如果已经发送完成,那这个IP的哪个端口会通知FPGA,您说的‘中断收到’指的是这个IP的哪个信号端口

0 项奖励
mtp
Contributor
Contributor
69 次查看
注册日期: ‎08-07-2020

只能有PC机通过XDMA的M_axi_lite接口配置寄存器,以此来通知FPGA数据写入完成

0 项奖励