UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Highlighted
Visitor albert123
Visitor
105 次查看
注册日期: ‎10-08-2018

axi dma s_axis_s2mm_tready 信号问题

AXI DMA SG模式写入数据的时候 s_axis_s2mm_tready信号为什么先拉高四个周期,又拉低了,然后再拉高开始正常读入数据。为什么一个tlast之后不是立即拉低,而是又拉高四个周期再拉低,有人能帮我解释下吗? 不胜感激,谢谢

1.jpg
2.jpg
0 项奖励
1 条回复1
Xilinx Employee
Xilinx Employee
29 次查看
注册日期: ‎04-15-2011

回复: axi dma s_axis_s2mm_tready 信号问题

@albert123 

我没有留意过AXI DMA的这个行为,但我看不到这有什么问题,因为这是符合AXI协议的。你那边碰到什么问题了吗?

由于tready是代表DMA数据接收的能力,当tready为高时,表示DMA就有能力接收数据了。所以有可能是DMA内部有寄存器或缓存,提前把数据接收下来,然后再等待descriptor的到来,再确定下一步怎么处理数据。
-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励