UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Highlighted
89 次查看

rf-data-converter

转到解答

请问一下,rf-data-converter中的adc的AXI4-stream接口,比如我AXI4-stream的接口设为64bit,即4个字,但adc的采样数据的数据量不是4的整数倍,这种情况下,最后一个时钟周期,AXI4-stream接口输出时会不会将64bit中没有数据的位自动补零输出?还是那些位就空着,实际输出的不是64bit的数据?

0 项奖励
1 个已接受解答

已接受的解答
Community Manager
Community Manager
77 次查看

回复: rf-data-converter

转到解答

@wang_xiaoming

 

这种情况下,axi4-stream将会丢整个64bit。valid不会拉高,不会补零。

-------------------------------------------------------------------------------------------------
Don’t forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------------------------------
如果提供的信息能解决您的问题,请标记为“接受为解决方案”。
如果您认为帖子有帮助,请点击“奖励”。谢谢!
-------------------------------------------------------------------------------------------------
0 项奖励
1 条回复
Community Manager
Community Manager
78 次查看

回复: rf-data-converter

转到解答

@wang_xiaoming

 

这种情况下,axi4-stream将会丢整个64bit。valid不会拉高,不会补零。

-------------------------------------------------------------------------------------------------
Don’t forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------------------------------
如果提供的信息能解决您的问题,请标记为“接受为解决方案”。
如果您认为帖子有帮助,请点击“奖励”。谢谢!
-------------------------------------------------------------------------------------------------
0 项奖励