UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Observer walnut
Observer
570 次查看
注册日期: ‎06-28-2018

对于DDR3核mig-39-2中command fifo的疑惑

command fifo深度是4,是px_cmd_en,cmd_bl,cmd_instr,cmd_byte_addr这4个参数各存储1个吗?看ug388,监测到cmd_en=1'b1时,存入cmd fifo,cmd_empty拉低;那如何避免cmd_full的出现?

0 项奖励
3 条回复3
Xilinx Employee
Xilinx Employee
548 次查看
注册日期: ‎08-21-2007

回复: 对于DDR3核mig-39-2中command fifo的疑惑

command fifo包含了命令,地址和burst length信息。

如果用户侧连续发命令给控制器,一段时间后cmd_full会拉起,这个时刻的命令会被控制器忽略。用户需要重复发起命令。

0 项奖励
Observer walnut
Observer
533 次查看
注册日期: ‎06-28-2018

回复: 对于DDR3核mig-39-2中command fifo的疑惑

之前写错了,cmd_en应该不存入command fifo的。
也就是只有ddr侧响应了相应的命令后,command fifo才会重新变空,也才能对命令进行更新,在cmd_full=1期间,更新地址...这些命令是无效的,不被执行的对吧(每次检测到cmd_en=1,地址、命令这些是同时写入command fifo的)
0 项奖励
Xilinx Employee
Xilinx Employee
450 次查看
注册日期: ‎08-21-2007

回复: 对于DDR3核mig-39-2中command fifo的疑惑

是的,你的理解是正确的。

0 项奖励