取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 
Highlighted
Observer
Observer
80 次查看
注册日期: ‎07-13-2018

DDR MIG 阻抗匹配问题

跳至解决方案

您好

关于MIG 核有三处阻抗匹配不明白,拜托帮忙确认。

参见附件中画框的部分。

(1)output drive impedance control 

(2)RTT-ODT

(3)DCI cASCADE

这三个都是根据什么设置的?是DDR 芯片吗?还是板子上的走线阻抗,拜托讲解,谢谢啦!

 

批注 2020-09-16 074058.png
批注 2020-09-16 074136.png
0 项奖励
1 解答

已接受的解答
Highlighted
Xilinx Employee
Xilinx Employee
61 次查看
注册日期: ‎06-02-2017

Hi @molihua08 

Output Drive Impedance Control 和 RTT-ODT都是针对DDR3器件的设置,会在DDR初始化阶段,通过MR寄存器写入DDR。这些参数的设置和你的实际PCB设计是相关的,严格意义上应该通过SI的仿真结果来确定。

DCI Cascade是针对FPGA的HP bank设置,这个取决与你的原理图设计。如果DDR占用的Bank中,只有一个bank连接了VRP/VRN,就需要选择DCI Cascade,与其他Bank共享DCI设置;如果每个Bank都连接了VRP/VRN,就不需要选择。

在原帖中查看解决方案

0 项奖励
1 回复
Highlighted
Xilinx Employee
Xilinx Employee
62 次查看
注册日期: ‎06-02-2017

Hi @molihua08 

Output Drive Impedance Control 和 RTT-ODT都是针对DDR3器件的设置,会在DDR初始化阶段,通过MR寄存器写入DDR。这些参数的设置和你的实际PCB设计是相关的,严格意义上应该通过SI的仿真结果来确定。

DCI Cascade是针对FPGA的HP bank设置,这个取决与你的原理图设计。如果DDR占用的Bank中,只有一个bank连接了VRP/VRN,就需要选择DCI Cascade,与其他Bank共享DCI设置;如果每个Bank都连接了VRP/VRN,就不需要选择。

在原帖中查看解决方案

0 项奖励