UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Highlighted
Observer johnsin525
Observer
127 次查看
注册日期: ‎07-10-2018

关于Zynq上关于SDSoC环境中datamover和MIG使用的问题

大家好!我正使用ZCU102评估某个应用。

SDSoC中遇到以下几个问题:

  1. 在SDSoC中,对端口指定zero_copy并使用由sds_alloc_noncacheable分配的物理连续内存,在data motion network report中仍显示出较大的datamover setup time。为何在zero_copy的情况下仍有datamover产生?Datamover setup time的具体影响是什么?
  2. 由SDSoC是否可能生成不含datamover、加速IP与PS直接连接的拓扑?
  3. 对于含有MIG端口的SDSoC platform,对MIG端口的类型设置(e.g. 'mig', 'S_AXI')具体有什么影响?

关于具体的应用,遇到以下几个问题:

  1. 由于需要对大量图片做累加,我需要PL DDR端的存储,是否有类似AXI Virtual FIFO Controller但只有单一通道的IP?
  2. 从zynq控制由HLS生成、受ap_ctrl_hs的IP,如不使用SDSoC,目前的最佳实践是什么?

问题较多较杂,十分抱歉。期待各位的回答,十分感谢!

0 项奖励
1 条回复1
Moderator
Moderator
75 次查看
注册日期: ‎05-23-2018

回复: 关于Zynq上关于SDSoC环境中datamover和MIG使用的问题

Hi, @johnsin525 

可以分享一下你的data motion network report吗。在SDSoC中,无论使用 #pragma SDS data zero_copy 还是 #pragma SDS data copy 都会产生datamover,在vivado中对应为一个带有master接口的interface模块或DMA模块。datamotion network的延时也主要与axi interconnect有关。

-------------------------------------------------------------------------------------------------
Don’t forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------------------------------
如果提供的信息能解决您的问题,请标记为“接受为解决方案”。
如果您认为帖子有帮助,请点击“奖励”。谢谢!
-------------------------------------------------------------------------------------------------
0 项奖励