UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Highlighted
Adventurer
Adventurer
14,076 次查看
注册日期: ‎06-04-2012

通过CDMA完成zynq的PS与PL之间的大数据交互问题?

各位好!

在我运用中,需要PS与PL之间频繁地进行大数据的交互,所以我决定采用Central DMA(CDMA,采用XPS下的CDMA IP core)来完成,交互方式如下:

1)在PL中定义两个双口RAMRAM1RAM2);

2)在PS中通过DMARAM1进行写数据,RAM1被写满,PSPL发送写满信号,PL在某一时刻将RAM1中的数据读出;

3)在另一时刻,PLRAM2写入数据,RAM2被写满,PLPS发送中断信号,PS通过DMARAM2中读取数据。

如图所示:

1.jpg

上图中的RAM 采用Block RAM(BRAM)。
 
这里有一个困惑
           BRAM的一个端口(比如PORTA)通过axi_bram_ctrl模块连接至PS后,PS能通过axi_bram_ctrl模块的地址来对BRAM1进行读操作、对BRAM2进行写操作,可是,两个RAM如何与PL相连接呢?也就是说,怎样连接,才使得PL能够对BRAM1进行写操作、对BRAM2进行读操作呢?
 
(几个主要IP模块如下图所示,互联关系待定)
3.jpg

 

标记 (4)
0 项奖励
2 条回复2
14,046 次查看
注册日期: ‎07-06-2012

回复: 通过CDMA完成zynq的PS与PL之间的大数据交互问题?

在ports那个tab里面找到BRAM的PL侧端口,make external,逻辑侧就可以看到,并访问

0 项奖励
Adventurer
Adventurer
14,017 次查看
注册日期: ‎06-04-2012

回复: 通过CDMA完成zynq的PS与PL之间的大数据交互问题?

谢谢!好了!

0 项奖励