UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Visitor iosers
Visitor
187 次查看
注册日期: ‎11-11-2019

linux 启动后通过FPGA manager加载bitstream 失败

linux启动以后,我想通过fpga manager来加载bitstream 然后配置PL,但是我按照网上的操作步骤执行的时候,会出现一个connect time out ,我用的是zedboard,执行驱动函数zynq_fpga_poll_timeout的时候超时了,我想问一下用fpga manager的时候 操作什么呢都是?或者使提供一个linux下加载PL的方法可以吗

标记 (1)
connect time out.png
0 项奖励
3 条回复3
Moderator
Moderator
176 次查看
注册日期: ‎05-23-2018

回复: linux 启动后通过FPGA manager加载bitstream 失败

Hi, @iosers 

建议按照下面wiki链接中所示的流程做一遍。如果还出现问题的话,一般可能会是.bin文件生成有问题。建议用vivado再生成一遍。

https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18841645/Solution+Zynq+PL+Programming+With+FPGA+Manager

-------------------------------------------------------------------------------------------------
Don’t forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------------------------------
如果提供的信息能解决您的问题,请标记为“接受为解决方案”。
如果您认为帖子有帮助,请点击“奖励”。谢谢!
-------------------------------------------------------------------------------------------------
0 项奖励
Visitor iosers
Visitor
109 次查看
注册日期: ‎11-11-2019

回复: linux 启动后通过FPGA manager加载bitstream 失败

我是按照这个走了一遍,因为这个前半部分是通过设备树的方式实现的,我是直接用

系统接口操作的
echo 0 > /sys/class/fpga_manager/fpga0/flags
mkdir -p /lib/firmware
cp /media/design_1_wrapper.bit.bin /lib/firmware/
echo design_1_wrapper.bit.bin > /sys/class/fpga_manager/fpga0/firmware

而且我也尝试过了,如果用错误的.bin会报出来格式错误的,我追溯了一下驱动,发现是执行函数zynq_fpga_poll_timeout的时候超时了,我没咋看明白这个为什么会这样,所以整体来看因该不是.bin的问题
0 项奖励
Visitor iosers
Visitor
86 次查看
注册日期: ‎11-11-2019

回复: linux 启动后通过FPGA manager加载bitstream 失败

有个问题,我现在使用的dtb文件时编译linux内核的时候生成的zynq-zed.dtb文件,在使用fpga manager之前需要修改吗。我看这个连接应该是两种方法吧
0 项奖励