取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 
wuji
Participant
Participant
273 次查看
注册日期: ‎01-21-2019

xsct指令出现中文乱码

跳至解决方案

当我使用如下指令

platform create -name {SDR} \
    -hw {./user/Software/data/zynq_wrapper.xsa} \
    -proc {ps7_cortexa9_0} \
    -os {standalone} \
    -out {./prj/xilinx/SDR.vitis}
platform write

时运行出现

xsct% source ./build.tcl
Opening the hardware design, this may take few seconds.
INFO: [Hsi 55-2053] elapsed time for repository (D:/APP/vivado_19_2/Vitis/2019.2/data\embeddedsw) loading 6 seconds
generate_target: Time (s): cpu = 00:00:07 ; elapsed = 00:00:09 . Memory (MB): peak = 279.844 ; gain = 7.098
Opening the hardware design, this may take few seconds.
Loading the sw platform from D:/project/FPGA/FPGA_Design/TCL_project/Prj/Software_Defined_Radios/xilinx/SDR.vitis/SDR/platform.spr
Reading the platform : "SDR"
䔊楸瑳湩⁧汰瑡潦浲氠捯瑡潩獩搠晩敦敲瑮映潲桴⁥汰瑡潦浲戠楥杮爠慥Ɽ瀠慬晴牯敲摡映楡敬⹤ਠ䌠畯摬渠瑯爠慥⁤桴⁥汰瑡潦浲

然后直接卡死,请问会是什么问题,该如何解决?

0 项奖励
1 解答

已接受的解答
longley
Xilinx Employee
Xilinx Employee
123 次查看
注册日期: ‎04-15-2011

我能复现你的问题,我在Linux上以及在2020.2上都没有看到同样的问题。

所以这应该是2019.2在win10上的一个已知问题,你可以试试用Linux的主机或者用新版本的Vitis试试。

Thanks,

Longley


------------------------------------------------------------------------------------------------

Don’t forget to reply, kudo, and accept as solution.

If starting with Versal take a look at our Versal Design Process Hub and our
Versal Blogs

------------------------------------------------------------------------------------------------

在原帖中查看解决方案

0 项奖励
4 回复数
longley
Xilinx Employee
Xilinx Employee
207 次查看
注册日期: ‎04-15-2011

你用的是什么版本的xsct?运行的操作系统是什么?你的tcl和xsa能发出来吗?我可以在我这边试试看有没有问题。

Thanks,

Longley


------------------------------------------------------------------------------------------------

Don’t forget to reply, kudo, and accept as solution.

If starting with Versal take a look at our Versal Design Process Hub and our
Versal Blogs

------------------------------------------------------------------------------------------------
0 项奖励
wuji
Participant
Participant
184 次查看
注册日期: ‎01-21-2019

我使用的是19.2的版本,系统是win10,tcl就两行指令

setws ./test
platform create -name {PCIe} -hw {./pz_7z035_pcie.xsa} -proc {ps7_cortexa9_0} -os {standalone} -out {./test}


TIM截图20210408165737.png

按照文件工程好像是建立成功了,但是会一直卡死在这不会继续往下执行或者退出

0 项奖励
longley
Xilinx Employee
Xilinx Employee
124 次查看
注册日期: ‎04-15-2011

我能复现你的问题,我在Linux上以及在2020.2上都没有看到同样的问题。

所以这应该是2019.2在win10上的一个已知问题,你可以试试用Linux的主机或者用新版本的Vitis试试。

Thanks,

Longley


------------------------------------------------------------------------------------------------

Don’t forget to reply, kudo, and accept as solution.

If starting with Versal take a look at our Versal Design Process Hub and our
Versal Blogs

------------------------------------------------------------------------------------------------

在原帖中查看解决方案

0 项奖励
wuji
Participant
Participant
106 次查看
注册日期: ‎01-21-2019

那请问有办法解决卡死不继续执行的方法吗?

0 项奖励