取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 
Highlighted
Observer
Observer
339 次查看
注册日期: ‎02-18-2019

载板向MPSOC芯片提供的clk问题咨询

跳至解决方案

你好! 我们参考ZCU106开发自己的板卡,使用MPSOC芯片,实现的功能包含视频编解码、AXI4数据流传输。当前载板提供给MPSOC芯片的时钟有PL_300M(VCU编解码参考)、PL_DDR、PS_DDR和PS_ref_clk(33.33M)时钟,还需要提供其他时钟吗?

我看到zcu106开发板中载板向PL还提供了74.25M和125M的时钟,这2个时钟有什么功能?

PS端的ps_ref_clk时钟大小为33.3M,这个时钟大小是不是不能改变?

0 项奖励
1 解答

已接受的解答
Highlighted
Xilinx Employee
Xilinx Employee
324 次查看
注册日期: ‎06-02-2017

Hi @fengkk_jake 

PS_DDR的时钟不需要单独提供。

ZCU106上的两个时钟可以理解为用户时钟,并没有特别的用途。

PS_REF_CLK大小必须保证在27~60MHz的范围,常用的是33.33M和50M两种。

针对你的设计可能要考虑特殊频率的时钟源。

在原帖中查看解决方案

0 项奖励
2 回复数
Highlighted
Xilinx Employee
Xilinx Employee
325 次查看
注册日期: ‎06-02-2017

Hi @fengkk_jake 

PS_DDR的时钟不需要单独提供。

ZCU106上的两个时钟可以理解为用户时钟,并没有特别的用途。

PS_REF_CLK大小必须保证在27~60MHz的范围,常用的是33.33M和50M两种。

针对你的设计可能要考虑特殊频率的时钟源。

在原帖中查看解决方案

0 项奖励
Highlighted
Community Manager
Community Manager
317 次查看
注册日期: ‎08-31-2011

补充一下。

DS925里的PS clock部分有详细说明。

-------------------------------------------------------------------------------------------------
Don’t forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------------------------------
如果提供的信息能解决您的问题,请标记为“接受为解决方案”。
如果您认为帖子有帮助,请点击“奖励”。谢谢!
-------------------------------------------------------------------------------------------------