取消
显示结果 
搜索替代 
您的意思是: 
Visitor
Visitor
518 次查看
注册日期: ‎11-20-2019

Why my avs_waitrequest in AMM Mater Bridge is always "1". (為什麼wait_request訊號永遠都是1)

 

中文:

為什麼在使用 AMM Mater Bridge的時候, avs_waitrequest訊號永遠都是1(不可被操作狀態)

想詢問一下哪邊有問題,或者有什麼設置是需要被注意的?

English version:

why the avs_waitrequest in the AMM Master Bridge is always "High" (it's mean not available to write/read(control) it)

Could you help me to solve this problem, or have any suggest?

14.PNG

0 项奖励
10 条回复10
Highlighted
Visitor
Visitor
475 次查看
注册日期: ‎11-20-2019

Re: Why my avs_waitrequest in AMM Mater Bridge is always "1". (為什麼wait_request訊號永遠都是1)

希望 Xilinx 工程師大大能幫我看看這個問題...? 謝謝!

0 项奖励
Highlighted
Xilinx Employee
Xilinx Employee
398 次查看
注册日期: ‎04-15-2011

Re: Why my avs_waitrequest in AMM Mater Bridge is always "1". (為什麼wait_request訊號永遠都是1)

你看一下M_AXI接口里的ARREADY, AWREADY, WREADY等信号是否是0. 如果是0,说明DDR IP没有ready。
另外,你可用看一下DDR的sys_rst和AMM master Bridge的aresetn是否有效。

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励
Highlighted
Visitor
Visitor
375 次查看
注册日期: ‎11-20-2019

Re: Why my avs_waitrequest in AMM Mater Bridge is always "1". (為什麼wait_request訊號永遠都是1)

Hi,  longley 大大

目前有確認您說的M_AXI接口里的ARREADY, AWREADY, WREADY訊號,下圖為SoC的Block Design:

A.PNG

黃色的部分,我有在波形圖中進行模擬,整個波型如下圖,可以看到您說的幾根接口中ARREADY, AWREADY有為1,
還有DDR4中假設有成功運作 C0_init_calib_complete也有從0變到1,但可以看到上面的writerequest的部分還是維持在1並沒有降下來的趨勢,想問一下這樣的波型模擬,還有哪個部份會有問題嗎? 
aresetn的部分確實也有負緣觸發重置

sys_rst(則為圖中的FPGA_reset)也確實有正緣觸發重置

B.PNG

目前比較不了解還有哪些部分造成這個問題,可以再麻煩longley大大幫我了解一下嗎? 感謝您..

 

由於 Xilinx 文件中有提到 Interface的document,連結是連結到 Intel 的 Avalon® Interface Specifications 
裡面中有個Flow chart如下圖:

F.PNG

在黃色螢光筆的部分為 未做Read/Write的部分, Waitrequest應該是要為 Low, 但目前在測試的時候 沒有給Read/Wrtie訊號,
Waitrequest還是會卡在1,目前大概是這樣問題。
開發平台為:Vivado 2019.2

使用板子為:ZCU106

0 项奖励
Highlighted
Xilinx Employee
Xilinx Employee
329 次查看
注册日期: ‎04-15-2011

Re: Why my avs_waitrequest in AMM Mater Bridge is always "1". (為什麼wait_request訊號永遠都是1)

我的理解是你不必等avs_waitrequest为0后才发起读或写,你可以先发起读或写,然后等waitrequest为0后,表示命令开始接收。

Capture.PNG

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励
Highlighted
Visitor
Visitor
321 次查看
注册日期: ‎11-20-2019

Re: Why my avs_waitrequest in AMM Mater Bridge is always "1". (為什麼wait_request訊號永遠都是1)

這部分我也有嘗試過 給他 Read/Write訊號,但寫到一段時間 awready, arready 會有點問題,我不確定其原因是什麼?
可以幫我稍微看一下嗎,感謝..

以下是我的控制訊號操控方式: (我只是在測試 從 0寫到255 分別放入 0-255的address中)

A.PNG

確實一開始給 Write 訊號的時候,有做動如下圖

B.PNG

但寫到後面的時候就會有問題 Awready就會有點問題, 導致最後 waitrequest就算我有給 Write訊號 他也不會再降下來。

C.PNG

再拜託 longley 大大幫我了解一下 感謝您。

0 项奖励
Highlighted
Xilinx Employee
Xilinx Employee
230 次查看
注册日期: ‎04-15-2011

Re: Why my avs_waitrequest in AMM Mater Bridge is always "1". (為什麼wait_request訊號永遠都是1)

所以到最后是AWREADY没有拉高,对吗?
你确认AMM Master Bridge和MIG之间的信号都是配置的吗?比如wdata或rdata位宽等。
建议你在AMM Master Bridge和MIG之间加一个AXI interconnect再试试.
-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励
Highlighted
Visitor
Visitor
212 次查看
注册日期: ‎11-20-2019

Re: Why my avs_waitrequest in AMM Mater Bridge is always "1". (為什麼wait_request訊號永遠都是1)

您好, 我已經有嘗試您說的那種方式, 連接 AXI_interconnect 但還是沒辦法.

我將我的專案檔給您,能否麻煩您幫我看看哪裡有問題,

因為可能要實際跑過才知道... 或者能否幫我建一個小模組測試看看在 Block Design中透過Avalon來控制DDR4, 謝謝.

我已經按照文件的方式寫整個邏輯設計, 但還是有些問題沒辦法解決, 真心希望能夠了解是什麼樣的問題, 又或者是其實根本沒辦法利用此方式控制DDR4, 再請 longley大大幫我了解一下, 麻煩您了, 謝謝

開發平台:Vivado 2019.2

Google Drive = https://drive.google.com/open?id=1PP0fIc9dsstV1EX5P7UyFFyxpUk_yb-b

0 项奖励
Highlighted
Visitor
Visitor
140 次查看
注册日期: ‎11-20-2019

Re: Why my avs_waitrequest in AMM Mater Bridge is always "1". (為什麼wait_request訊號永遠都是1)

longley,

雖然說waitrequest有降下來讓我寫入,但只要寫到8-10個數值左右後,就會整個卡住,變的無法寫入, 讀取的部分也是幾乎沒辦法讀到正確的數值。

0 项奖励
Highlighted
Xilinx Employee
Xilinx Employee
123 次查看
注册日期: ‎04-15-2011

Re: Why my avs_waitrequest in AMM Mater Bridge is always "1". (為什麼wait_request訊號永遠都是1)

我没有看到类似问题的报告,你能把AMM master Bridge 通过AXI Interconnect连接到AXI BRAM, 再试试吗?并且你把AXI Interconnect里的protocal checker打开。

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励
Highlighted
Visitor
Visitor
102 次查看
注册日期: ‎11-20-2019

Re: Why my avs_waitrequest in AMM Mater Bridge is always "1". (為什麼wait_request訊號永遠都是1)

 

目前在讀寫過程當中, 有另一個相關問題想詢問 longley大, 

我將AMM Master Bridge直接燒入FPGA中,並寫入一些資料

目前是可以透過 Petalinux 所編譯出來的 Ubuntu系統查看我們寫入的數值,

但由於當寫入到特定區間時, 會使整個系統當機, 想詢問看看如何查看我們在PS端設計的Memory所占用的記憶體區間位址, 又或者要如何限制我們所使用的記憶體區域.

 

 

0 项奖励