取消
显示结果 
搜索替代 
您的意思是: 
Highlighted
Visitor
Visitor
325 次查看
注册日期: ‎09-11-2018

ZCU106 FMC IO的问题

Hello,

最近在使用ZCU106板卡的FMC接口接入外部设备遇到一些问题,详情如下:

使用ZCU106板卡的FMC接入外部数据,主要为摄像头数据,接口芯片为MAX96706,将串行信号转换为并行信号接入FPGA。并行信号包括1个时钟信号(时钟频率99.6MHz),2个同步信号以及8个数据信号。IO为1.8V LVCMOS。

将FMC插入ZCU106的J5FMC插槽,发现,时钟信号从原来的1.8V被拉低到600mV左右,直接导致PL测无法找到clock,系统无法运行。

请问各位,ZCU106FMC接口的普通IO在做single-ended信号使用时,有什么需要注意的吗?或者需要在约束文件里面添加额外约束吗?

问题困扰已久,还请各位指点。

谢谢。

set_property IOSTANDARD LVCMOS18 [get_ports pclk]
set_property PACKAGE_PIN H17 [get_ports pclk]

set_property IOSTANDARD LVCMOS18 [get_ports hs]
set_property PACKAGE_PIN F16 [get_ports hs]

set_property IOSTANDARD LVCMOS18 [get_ports vs]
set_property PACKAGE_PIN E14 [get_ports vs]

set_property IOSTANDARD LVCMOS18 [get_ports {data_in[7]}]
set_property PACKAGE_PIN E15 [get_ports {data_in[7]}]

set_property IOSTANDARD LVCMOS18 [get_ports {data_in[6]}]
set_property PACKAGE_PIN H19 [get_ports {data_in[6]}]

set_property IOSTANDARD LVCMOS18 [get_ports {data_in[5]}]
set_property PACKAGE_PIN H18 [get_ports {data_in[5]}]

set_property IOSTANDARD LVCMOS18 [get_ports {data_in[4]}]
set_property PACKAGE_PIN K15 [get_ports {data_in[4]}]

set_property IOSTANDARD LVCMOS18 [get_ports {data_in[3]}]
set_property PACKAGE_PIN G16 [get_ports {data_in[3]}]

set_property IOSTANDARD LVCMOS18 [get_ports {data_in[2]}]
set_property PACKAGE_PIN G19 [get_ports {data_in[2]}]

set_property IOSTANDARD LVCMOS18 [get_ports {data_in[1]}]
set_property PACKAGE_PIN L15 [get_ports {data_in[1]}]

set_property IOSTANDARD LVCMOS18 [get_ports {data_in[0]}]
set_property PACKAGE_PIN K17 [get_ports {data_in[0]}

create_clock -period 10.040 -name pclk -waveform {0.000 5.020} [get_ports pclk]

 

0 项奖励
5 条回复5
Highlighted
Community Manager
Community Manager
308 次查看
注册日期: ‎08-31-2011

回复: ZCU106 FMC IO的问题

HI,

其他信号的幅度有被拉低么?

能否检查一下板上的Vadj的电压值?

如果只是时钟信号被拉低的话,那么是否有外部的下拉电阻?

-------------------------------------------------------------------------------------------------
Don’t forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------------------------------
如果提供的信息能解决您的问题,请标记为“接受为解决方案”。
如果您认为帖子有帮助,请点击“奖励”。谢谢!
-------------------------------------------------------------------------------------------------
0 项奖励
Highlighted
Visitor
Visitor
297 次查看
注册日期: ‎09-11-2018

回复: ZCU106 FMC IO的问题

@zhendon 感谢您的回复。

其他信号的幅度没有被拉低,只有时钟信号被拉低了。

板上VADJ电压为1.8V,使用zcu106_scui工具设置并确认过。

目前方案是时钟信号从deserilizer输出直接进入FPGA IO,没有经过外部上拉或下拉。

以目前的情况,需要设置on die termination吗?

0 项奖励
Highlighted
Community Manager
Community Manager
264 次查看
注册日期: ‎08-31-2011

回复: ZCU106 FMC IO的问题

Hi

时钟信号经过deserilizaer直接输入进入FPGA IO。我想确认一下是否deserilizer也是在主板上的,没有在fmc子卡上面对么?

-------------------------------------------------------------------------------------------------
Don’t forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------------------------------
如果提供的信息能解决您的问题,请标记为“接受为解决方案”。
如果您认为帖子有帮助,请点击“奖励”。谢谢!
-------------------------------------------------------------------------------------------------
0 项奖励
Highlighted
Visitor
Visitor
242 次查看
注册日期: ‎09-11-2018

回复: ZCU106 FMC IO的问题

@zhendon deserilizer是在FMC子卡上,主板是XILINX ZCU106,FMC子卡插在ZCU106的J5插槽上。

0 项奖励
Highlighted
Community Manager
Community Manager
240 次查看
注册日期: ‎08-31-2011

回复: ZCU106 FMC IO的问题

hi,

那如果把这个接受deserilzer的输入管脚不要定义,作为unused IO,然后设定unused io为pull-none,看看是否会有拉低的现象?

一般来说如果unused io的话是高阻,不会对对方输出产生影响。

-------------------------------------------------------------------------------------------------
Don’t forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------------------------------
如果提供的信息能解决您的问题,请标记为“接受为解决方案”。
如果您认为帖子有帮助,请点击“奖励”。谢谢!
-------------------------------------------------------------------------------------------------
0 项奖励