取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 
Highlighted
Participant
Participant
419 次查看
注册日期: ‎02-03-2019

ila如何观察时钟信号

跳至解决方案

请问在VIVADO和SDK联合调试中,将时钟信号作为观察信号,触发条件该如何设置才能观察时钟信号的变化呢?

1.png

0 项奖励
1 解答

已接受的解答
Highlighted
Xilinx Employee
Xilinx Employee
404 次查看
注册日期: ‎06-19-2019

通常不推荐直接观测时钟信号的。

首先你ILA的采样时钟至少要比你观测的时钟频率快2倍,最好是4倍或者8倍。

其次最好使用ODDR去产生一个和时钟同频的输出信号,避免直接抓取时钟信号导致时序检查或者综合实现的时候出现问题。

另外,如果你ILA的抓取时钟和你要抓取的信号是同源的话,其实你所有看到的信号应该就是你这个时钟的上升沿时刻抓取的。

------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
如果提供的信息能解决您的问题,请标记为“接受为解决方案”。
如果您认为帖子有帮助,请点击“奖励”。谢谢!
-------------------------------------------------------------------

在原帖中查看解决方案

3 回复数
Highlighted
Xilinx Employee
Xilinx Employee
405 次查看
注册日期: ‎06-19-2019

通常不推荐直接观测时钟信号的。

首先你ILA的采样时钟至少要比你观测的时钟频率快2倍,最好是4倍或者8倍。

其次最好使用ODDR去产生一个和时钟同频的输出信号,避免直接抓取时钟信号导致时序检查或者综合实现的时候出现问题。

另外,如果你ILA的抓取时钟和你要抓取的信号是同源的话,其实你所有看到的信号应该就是你这个时钟的上升沿时刻抓取的。

------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
如果提供的信息能解决您的问题,请标记为“接受为解决方案”。
如果您认为帖子有帮助,请点击“奖励”。谢谢!
-------------------------------------------------------------------

在原帖中查看解决方案

Highlighted
Visitor
Visitor
375 次查看
注册日期: ‎08-06-2020

因为modelsim仿真时我们往往会添加SCLK时钟信号作为基准查看时序和波形跳变是否与我们设想的一致。但是modelsim运行耗费的是CPU电脑的性能,并不是真实的上板测试。在上板测试时观察端口会用ILA逻辑分析仪抓起波形,这是要消耗FPGA内部的逻辑LUT资源的,如果要抓取时钟波形首先你设置ILA的采样深度就会非常大,占用的FPGA资源也是天文数字。最致命的是ILA用来抓取其他信号节点的采用频率就是时钟信号,假如你时钟100M,那按照信号与系统的奈奎斯特2倍采样定理也只能抓取50M的频率,如果想波形不失真起码要满足四倍采样定理。因此工程中ILA都不会拿来抓取时钟信号。仿真和实测的要求是不同的

Highlighted
Voyager
Voyager
361 次查看
注册日期: ‎12-01-2017
你需要时钟作为参考,是想看触发的对不对?或者是想看波形的宽度?这些都跟你设置ILA采样信号的时钟有关系,其实你都是知道的,一格代表真实的多长时间。

---/\/\/\/\/\/\/\---
Always Online