jtag boot 失败 并且有些信号在boot过程中电压降低

[yyt]

我们的板子，芯片xazu3，工具vivado2018.2+petallinux2018.2，jtag boot 所需fsbl、pmufw、bl31、uboot均由petalinux工具按照ug1144流程获得，串口打印如下：

在fsbl开启debug，sd卡启动打印：

串口均卡在打印“P”字母之后，而且，在jtag boot过程中，有些信号电压会降低：

问：电压降低是否会影响boot 失败？或者，其他可能造成boot 失败的原因？

[simon]

Hi @yyt,

用示波器测过电压看是否还在ds925的spec table 2范围内？如果在spec范围，应该不会有影响。

Thanks

Simon

[yyt]

Hi，@simon 

ps端的在范围内，pl端的在MIN边界，昨天提高了板子的电压，电压范围正常了，但还是boot失败

[chaoz]

hi @yyt 

"在fsbl开启debug，sd卡启动打印" -- 这个是什么意思，可否描述下你boot的方式？或者是参考哪个步骤来的？

---

[yyt]

hi @chaoz 

boot的方式用了两种：

第一种：jtag boot，方法参考UG1209，fsbl/pmufw/bl31/uboot为petalinux生成

第二种：sd卡启动，用petalinux生成的boot.bin

"在fsbl开启debug，sd卡启动打印" -- 这个是什么意思

这是为了观察更多的打印信息，在sdk中编一个新的fsbl并重新生成boot.bin，用sd卡启动。fsbl打印信息参考https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18842019/FSBL

[chaoz]

hi @yyt 

可否贴下你的BIF文件？

[yyt]

@chaoz 

jtag启动和sd启动一样，都会卡在同一个地方

附：

//arch = zynqmp; split = false; format = BIN
the_ROM_image:
{
[fsbl_config]a53_x64
[bootloader]D:\02_Work\FPGA_Project\Mpsoc\test_sd_start\project_5\project_5.sdk\fsbl\Debug\fsbl.elf
[pmufw_image]D:\02_Work\FPGA_Project\Mpsoc\test_sd_start\project_5_meiguang\project_5_meiguang.sdk\pmu\Debug\pmu.elf
[destination_device = pl]D:\02_Work\FPGA_Project\Mpsoc\test_sd_start\project_5\project_5.sdk\design_1_wrapper_hw_platform_0\design_1_wrapper.bit
[destination_cpu = a53-0, exception_level = el-3, trustzone]D:\02_Work\FPGA_Project\Mpsoc\test_sd_start\project_1\project_1.sdk\bl31.elf
[destination_cpu = a53-0, exception_level = el-2]D:\02_Work\FPGA_Project\Mpsoc\test_sd_start\project_1\project_1.sdk\u-boot.elf
}

[chaoz]

hi @yyt 

BIF文件中显示5个partition, 实际log里面显示只有4个partition，对应不起来？

[yyt]

@chaoz 

bif就是对应的bif，实际串口输出情况就是如此。

或者，正常情况应该是什么样子？