UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Visitor yry@xilinx
Visitor
204 次查看
注册日期: ‎11-08-2017

如何提高通过JTAG烧写flash时的cclk频率

有没有办法可以提高通过JTAG口固化程序到spi flash时的时钟频率?我试了一下不论JTAG频率是6/10MHz,cclk都是6MHz左右,而生成bit文件时设置configrate只能改变加载时的cclk频率。这里不考虑使用外部时钟源的情况。

0 项奖励
3 条回复3
180 次查看
注册日期: ‎01-22-2015

回复: 如何提高通过JTAG烧写flash时的cclk频率

CONFIGRATE constraints set the frequency of CCLK but do not set rate of TCK used by JTAG.  You can set TCK frequency in setup for device programmer as shown in Fig 4-5 of UG908.

Mark

Highlighted
Xilinx Employee
Xilinx Employee
132 次查看
注册日期: ‎08-08-2007

回复: 如何提高通过JTAG烧写flash时的cclk频率

hi yry@xilinx 

 

改变jtag的TCK频率的具体方法请看ug908的Figure 4-11

 

谢谢

Boris

------------------------------------------------------------------------------
Don't forget to reply, give kudo and accept as solution
------------------------------------------------------------------------------
Participant hotsauce_xu
Participant
99 次查看
注册日期: ‎08-12-2019

回复: 如何提高通过JTAG烧写flash时的cclk频率

我使用的是vcu118开发板,按照ug908的Figure 4-11所示,配置为30Mhz时,识别的IDcode出错,配置为15Mhz或者15Mhz以内的时候都没有问题,请问这该如何解决?VCU118平台支持的JTAG速度最大只能到15Mhz?
0 项奖励