UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Visitor eric.lee
Visitor
149 次查看
注册日期: ‎05-13-2019

GTX BANK 硬件设计问题

GTX的输入输出在硬件上能否如附图所示设计,即比如,MGTXRX_115接HDMI信号输入,而MGTXTX_115用做eDP信号输出。逻辑设计并不使用Xilinx的HDMI,DP以及PHY的IP核,只使用GTX那个核,这样的设计可行吗? 如果不能这样使用,硬件应该如何设计
15669783446350.5058408466082681.jpg
15669783446350.5058408466082681.jpg
0 项奖励
1 条回复1
Community Manager
Community Manager
141 次查看
注册日期: ‎08-31-2011

回复: GTX BANK 硬件设计问题

Hello,

这样是可行的。

GTX的RX和TX可以跑在不同的line rate下。 因为在GTX的内部每个channel有一个cpll,一个quad有一个qpll。

这种情况下,你可以hdmi跑在cpll上,DP跑在QPLL上。然后参考钟输入可以分别从mgtrefclk0和mgtrefclk1进来。

建议用gtx的wizard先配置一下试试看,如果能通过IP配置就没有什么问题。

-------------------------------------------------------------------------------------------------
Don’t forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------------------------------
如果提供的信息能解决您的问题,请标记为“接受为解决方案”。
如果您认为帖子有帮助,请点击“奖励”。谢谢!
-------------------------------------------------------------------------------------------------
0 项奖励