UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

综合讨论

Discussions

添加主题

[中文论坛用户专属福利] Xilinx 技术日报名进行时：成都站 - 免费席位等你来参与

发帖者 yolanda 发帖时间 ‎08-29-2019 05:24 PM zhendon 于 ‎09-16-2019 05:25 PM 最新发帖

12 条回复 448 次查看

0

12

号外号外 - 赛灵思上海招聘技术支持工程师！！！

发帖者 zhendon 发帖时间 ‎01-04-2019 06:05 PM

0 条回复 348 次查看

2

0

学生竞赛问题解答专用贴

发帖者 weiyil 发帖时间 ‎10-20-2018 01:08 PM fanhu_nihao 于 ‎12-30-2018 02:38 PM 最新发帖

21 条回复 2571 次查看

0

21

Xilinx FPGA开发必备工具之一：XPE（Xilinx功耗估算器）

发帖者 jamesy 发帖时间 ‎05-20-2014 10:38 AM gk365338681 于 ‎05-26-2014 10:23 PM 最新发帖

1 条回复 7901 次查看

0

1

论坛应用技巧 - “搜索”功能如此强大，小伙伴们知道吗？

发帖者 jamesy 发帖时间 ‎05-05-2014 06:22 PM jakfens 于 ‎02-25-2013 05:01 PM 最新发帖

1 条回复 12216 次查看

0

1

致“赛灵思中文社区论坛”新用户信

发帖者 jamesy 发帖时间 ‎02-19-2013 10:54 AM andylam12 于 ‎05-23-2019 08:45 PM 最新发帖

7 条回复 15005 次查看

2

7

IODELAY 时序仿真问题

发帖者 flomingo 发帖时间 ‎10-15-2019 11:31 AM yangc 于 ‎10-15-2019 05:24 PM 最新发帖

1 条回复 54 次查看

0

1

testbench使用fork join并行执行2个任务，结果不对

发帖者 hotsauce_xu 发帖时间 ‎10-14-2019 11:27 AM hotsauce_xu 于 ‎10-14-2019 04:05 PM 最新发帖

8 条回复 245 次查看

0

8

modelsim仿真时$display函数不能生效

发帖者 xilinx530950105 发帖时间 ‎07-31-2019 02:03 PM yangc 于 ‎10-12-2019 09:40 AM 最新发帖

5 条回复 230 次查看

0

5

有没有做过自动增益控制（Automatic Gain Control）的，能不能帮我看看这个怎么设计...

发帖者 pyap123 发帖时间 ‎10-02-2019 11:24 AM pyap123 于 ‎10-09-2019 11:02 AM 最新发帖

2 条回复 105 次查看

0

2

ZCU104 HDMI 和DisplayPort都没有输出

发帖者 fred0207 发帖时间 ‎09-25-2019 03:35 PM nathanx 于 ‎09-29-2019 11:30 AM 最新发帖

1 条回复 61 次查看

0

1

运行dnnc.sh这个脚本的时候出现core dumped的错误

发帖者 zzc 发帖时间 ‎09-09-2019 08:46 AM zzc 于 ‎09-29-2019 09:40 AM 最新发帖

7 条回复 293 次查看

0

7

门控时钟导致的hold time违例如何优化

发帖者 hotsauce_xu 发帖时间 ‎09-24-2019 05:35 PM hongh 于 ‎09-25-2019 04:32 PM 最新发帖

8 条回复 204 次查看

0

8

2.5V IO输出电平问题

发帖者 yannis 发帖时间 ‎09-23-2019 04:01 PM borisq 于 ‎09-23-2019 05:24 PM 最新发帖

6 条回复 235 次查看

0

6

如何提高通过JTAG烧写flash时的cclk频率

发帖者 yry@xilinx 发帖时间 ‎09-16-2019 06:57 PM hotsauce_xu 于 ‎09-23-2019 12:05 PM 最新发帖

3 条回复 164 次查看

0

3

top顶层的网络名找不到

发帖者 dongfeng074@163.com 发帖时间 ‎09-16-2019 06:37 PM dongfeng074@163.com 于 ‎09-18-2019 01:03 PM 最新发帖

5 条回复 130 次查看

0

5

信号定义要放在always语句之前吗？

发帖者 dqwuf-2010 发帖时间 ‎09-18-2019 09:17 AM weiyil 于 ‎09-18-2019 09:22 AM 最新发帖

1 条回复 80 次查看

0

1

axi interconnect的ipcore在布线后出现时序问题

发帖者 victor_dotouch 发帖时间 ‎09-17-2019 11:10 AM junhawk 于 ‎09-17-2019 05:11 PM 最新发帖

4 条回复 136 次查看

0

4

同一时钟域中的时序问题

发帖者 victor_dotouch 发帖时间 ‎09-17-2019 11:30 AM feng11111111 于 ‎09-17-2019 04:51 PM 最新发帖

2 条回复 100 次查看

0

2

[中文论坛用户专属福利] Xilinx 技术日报名进行时：成都站 - 免费席位等你来参与

发帖者 yolanda 发帖时间 ‎08-29-2019 05:24 PM zhendon 于 ‎09-16-2019 05:25 PM 最新发帖

12 条回复 448 次查看

0

12

Vivado2017.4里有些芯片型号选不了

发帖者 dqwuf-2010 发帖时间 ‎09-12-2019 03:22 PM zhendon 于 ‎09-15-2019 04:30 PM 最新发帖

1 条回复 122 次查看

0

1

怎么从芯片外观的丝印上来判断FPGA芯片的具体型号？

发帖者 dqwuf-2010 发帖时间 ‎09-12-2019 12:42 PM zhendon 于 ‎09-15-2019 04:25 PM 最新发帖

9 条回复 345 次查看

0

9

zynq从SD卡启动Linux失败

发帖者 hustzpj 发帖时间 ‎11-10-2014 10:00 AM 0640tony 于 ‎09-13-2019 12:28 PM 最新发帖

2 条回复 8817 次查看

0

2

zcu104 rootfs配置支持 AI SDK？

发帖者 wenshui 发帖时间 ‎09-06-2019 05:14 PM weiyil 于 ‎09-09-2019 06:16 PM 最新发帖

3 条回复 143 次查看

0

3

部署yolov3训练模型到ZCU104,结果异常(dnndk3.1)

发帖者 fred0207 发帖时间 ‎08-29-2019 04:41 PM fred0207 于 ‎09-06-2019 01:35 PM 最新发帖

10 条回复 528 次查看

0

10

xc6slx9上电管脚状态

发帖者 ogarlico 发帖时间 ‎09-02-2019 03:33 PM ogarlico 于 ‎09-02-2019 05:04 PM 最新发帖

4 条回复 175 次查看

0

4

色选机原理

发帖者 llaill123 发帖时间 ‎08-26-2019 05:09 PM weiyil 于 ‎09-02-2019 02:44 PM 最新发帖

3 条回复 177 次查看

0

3

GTX BANK 硬件设计问题

发帖者 eric.lee 发帖时间 ‎08-28-2019 03:46 PM zhendon 于 ‎08-28-2019 04:22 PM 最新发帖

1 条回复 109 次查看

0

1

GTX BANK 硬件设计问题

发帖者 eric.lee 发帖时间 ‎08-28-2019 03:47 PM zhendon 于 ‎08-28-2019 04:14 PM 最新发帖

1 条回复 117 次查看

0

1

verilog always模块

发帖者 zxue 发帖时间 ‎08-26-2019 07:35 PM drjohnsmith 于 ‎08-26-2019 08:41 PM 最新发帖

2 条回复 160 次查看

0

2

请教一下大家，那XC5VSX35T-1FFG665C想外挂一个M25P16,需要配那几个管脚给M25...

发帖者 unibetter-fae 发帖时间 ‎08-16-2019 11:43 AM unibetter-fae 于 ‎08-21-2019 03:12 PM 最新发帖

11 条回复 325 次查看

0

11

ZYNQ JTAG fly-by下载失败

发帖者 lj_syp 发帖时间 ‎08-13-2019 06:03 PM lj_syp 于 ‎08-14-2019 11:22 AM 最新发帖

2 条回复 148 次查看

0

2

关于Spartan 6的Block ram问题，有两个BRAM，但综合报告里只有一个

发帖者 lijinghaiwhu@gmail.com 发帖时间 ‎08-12-2019 11:55 AM hongh 于 ‎08-13-2019 01:09 PM 最新发帖

5 条回复 185 次查看

0

5

关于ZYNQ Linux中断驱动的问题

发帖者 wjbibibi 发帖时间 ‎05-06-2018 06:27 PM fiedel 于 ‎08-11-2019 10:23 PM 最新发帖

2 条回复 775 次查看

0

2

请问是否有人在Pynq上使用过Pytorch

发帖者 aocui22@outlook.com 发帖时间 ‎08-03-2019 04:25 PM aocui22@outlook.com 于 ‎08-09-2019 10:37 AM 最新发帖

2 条回复 247 次查看

0

2

采用FPGA构建数字视频矩阵的一些设计思路和设计需求

发帖者 708907433qq 发帖时间 ‎07-30-2019 01:06 PM mountainfpga 于 ‎07-30-2019 02:23 PM 最新发帖

1 条回复 217 次查看

1

1

前一个

1
2
3
…
18

下一个

社区浏览器

Community Forums
Blogs
Design and Debug Techniques Blog
AI and Machine Learning Blog
Xilinx Xclusive Blog
Adaptable Advantage Blog
Forums
Hardware Development
PCIe and CPM
Ethernet
Video
Serial Transceivers
Memory Interfaces and NoC
AI Engine, DSP IP and Tools
Processor System Design
Versal and UltraScale Architecture™
ACAP and SoC Boot and Configuration
Other FPGA Architecture
FPGA Configuration
Xilinx Evaluation Boards
Vivado Debug and Power Estimation Tools
Xilinx IP Catalog
Software Development and Acceleration
Vitis, SDAccel and SDSoC
High-Level Synthesis (HLS)
Machine Learning
Alveo™ Accelerator Cards
Embedded Software Development
Embedded Development Tools
Embedded Linux
OpenAMP
Vivado RTL Development
Simulation and Verification
Synthesis
Implementation
Timing Analysis
Installation and Licensing
Design Entry
Design Methodologies and Advanced Tools
Vivado TCL Community
About Our Community
Announcements
Welcome & Join
General Technical Discussion
赛灵思中文社区论坛
热门新闻与活动
Xilinx 产品设计与功能调试技巧
Xilinx 热门新闻与活动
学习与培训
资源分享区
FPGA可编程器件
UltraScale & UltraScale+ 架构
7 Series FPGA & 其他 FPGA 器件
开发板与套件
设计工具
Vivado
SDx
其他设计工具问题
嵌入式系统
嵌入式硬件开发 MPSoC & Zynq-7000
嵌入式软件开发
IP
互连
存储接口&视频
其他IP应用
综合讨论
综合讨论

顶级获奖帖子

主题奖励

回复：如何提高通过JTAG烧写flash时的cclk频率

2

回复： testbench使用fork join并行执行2个任务，结果不对

1

回复： modelsim仿真时$display函数不能生效

1

回复： 2.5V IO输出电平问题

1

回复：如何提高通过JTAG烧写flash时的cclk频率

1

查看全部

顶级获奖作者

用户计数

borisq

2

yangc

1

markg@prosensing.com

1

查看全部

顶级标记

11
fpga
JI
optimization
PLL_BASE
qq:10201866
timing closure
XC7VX690T-2FFG1927I tes…
zcu104 rootfs config
再发一次
我也想晓得
接受为解决方案
鄙视电工就是鄙视全人类的智慧；抛弃电子就是毁灭…
量化过程描述

查看全部

Trending Discussions

IODELAY 时序仿真问题

testbench使用fork join并行执行2个任务，结果不对

有没有做过自动增益控制（Automatic Gain Control）的，能不能帮我看看这个怎么设计自动增益控制（AGC）系统

快速链接

注册

登录