综合讨论

讨论

发表问题

邀请函-自适应设计挑战赛

发帖者 yolanda 发帖时间 ‎07-20-2020 04:53 PM

0 条回复 607 次查看

2

0

足不出户也可喜提Vitis线上培训证书

发帖者 zhendon 发帖时间 ‎03-19-2020 04:55 PM Pdmonster 于 ‎03-17-2021 11:21 PM 最新发帖

2 条回复 1151 次查看

0

2

中文论坛明日之星计划

发帖者 zhendon 发帖时间 ‎08-06-2020 02:17 PM

0 条回复 842 次查看

1

0

[中文论坛用户专属福利] Xilinx 技术日报名进行时：成都站 - 免费席位等你来参与

发帖者 yolanda 发帖时间 ‎08-29-2019 05:24 PM zhendon 于 ‎09-16-2019 05:25 PM 最新发帖

12 条回复 1892 次查看

0

12

号外号外 - 赛灵思上海招聘技术支持工程师！！！

发帖者 zhendon 发帖时间 ‎01-04-2019 06:05 PM

0 条回复 1025 次查看

3

0

学生竞赛问题解答专用贴

发帖者 weiyil 发帖时间 ‎10-20-2018 01:08 PM 295885671@qq.com 于 ‎07-18-2020 08:17 PM 最新发帖

23 条回复 7049 次查看

0

23

Xilinx FPGA开发必备工具之一：XPE（Xilinx功耗估算器）

发帖者 jamesy 发帖时间 ‎05-20-2014 10:38 AM gk365338681 于 ‎05-26-2014 10:23 PM 最新发帖

1 条回复 9315 次查看

0

1

论坛应用技巧 - “搜索”功能如此强大，小伙伴们知道吗？

发帖者 jamesy 发帖时间 ‎05-05-2014 06:22 PM jakfens 于 ‎02-25-2013 05:01 PM 最新发帖

1 条回复 12814 次查看

0

1

致“赛灵思中文社区论坛”新用户信

发帖者 jamesy 发帖时间 ‎02-19-2013 10:54 AM andylam12 于 ‎05-23-2019 08:45 PM 最新发帖

7 条回复 16492 次查看

2

7

xapp1191，i want change the flash to s25fl256s，

发帖者 aiden-ad 发帖时间 ‎08-04-2021 10:33 AM

0 条回复 54 次查看

0

0

复杂时钟树约束的问题

发帖者 1452460567@qq.com 发帖时间 ‎07-28-2021 02:20 PM 1452460567@qq.com 于 ‎08-02-2021 04:32 PM 最新发帖

2 条回复 191 次查看

0

2

16路GTH收发器，需要连接几个时钟？

发帖者 LittleStudent 发帖时间 ‎07-28-2021 02:56 PM LittleStudent 于 ‎07-28-2021 05:51 PM 最新发帖

2 条回复 148 次查看

0

2

RTL8211F网口配置

发帖者 Lyx1997 发帖时间 ‎07-26-2021 02:18 PM Lyx1997 于 ‎07-28-2021 11:20 AM 最新发帖

2 条回复 157 次查看

0

2

读取文件综合为BRAM不成功

发帖者 maheng 发帖时间 ‎07-22-2021 06:12 PM maheng 于 ‎07-22-2021 06:23 PM 最新发帖

1 条回复 107 次查看

0

1

在Vitis2019.2 调试程序，如何让debug在main.c文件中进行？

发帖者 NgLT 发帖时间 ‎07-12-2021 12:44 PM NgLT 于 ‎07-22-2021 05:20 PM 最新发帖

4 条回复 270 次查看

0

4

XC7Z045-2FFG900I 是否可以代替XC7Z045-2FFG900E

发帖者 zdct-01 发帖时间 ‎07-19-2021 11:35 PM drjohnsmith 于 ‎07-20-2021 03:44 AM 最新发帖

3 条回复 217 次查看

0

3

vivado软件如何对flash或者Prom进行加密

发帖者乔楠楠发帖时间 ‎07-05-2021 10:16 AM simon 于 ‎07-07-2021 02:00 PM 最新发帖

5 条回复 336 次查看

0

5

关于网口ping 不通的问题

发帖者 tanyushuang 发帖时间 ‎07-05-2021 04:24 PM tanyushuang 于 ‎07-06-2021 08:38 AM 最新发帖

1 条回复 177 次查看

0

1

关于zcu102的中断延迟测得时间过长的问题

发帖者大大泡泡龙发帖时间 ‎06-29-2021 10:54 AM 大大泡泡龙于 ‎07-05-2021 04:27 PM 最新发帖

10 条回复 496 次查看

0

10

XCF16P （PROM）

发帖者乔楠楠发帖时间 ‎06-30-2021 05:01 PM drjohnsmith 于 ‎07-01-2021 06:23 PM 最新发帖

5 条回复 320 次查看

0

5

ZYNQ bit流回读问题

发帖者 Shuanzhu 发帖时间 ‎06-28-2021 06:44 PM Shuanzhu 于 ‎06-29-2021 10:52 AM 最新发帖

3 条回复 280 次查看

0

3

关于XILINX的一个FPGA技术求助

发帖者 anjilun 发帖时间 ‎06-26-2021 10:05 PM anjilun 于 ‎06-28-2021 10:55 AM 最新发帖

4 条回复 349 次查看

0

4

emmc如何挂载使用

发帖者 Lyx1997 发帖时间 ‎06-26-2021 04:06 PM sdyang 于 ‎06-27-2021 01:25 AM 最新发帖

1 条回复 192 次查看

0

1

一个入门的关于vivado资源计算的问题

发帖者 x1233xdsdf 发帖时间 ‎06-25-2021 11:03 AM x1233xdsdf 于 ‎06-26-2021 08:13 PM 最新发帖

3 条回复 308 次查看

0

3

使用CLOCK_DEDICATED_ROUTE BACKBONE约束后的时钟性能的影响问题？

发帖者 zzzy 发帖时间 ‎06-25-2021 09:23 AM yangc 于 ‎06-25-2021 09:55 AM 最新发帖

1 条回复 199 次查看

0

1

IODELAY是如何实现78ps的delay的？

发帖者 hotsauce_xu 发帖时间 ‎06-22-2021 02:02 PM avrumw 于 ‎06-22-2021 11:37 PM 最新发帖

4 条回复 456 次查看

0

4

时钟输出添加ILA后时序违例

发帖者 ls2018 发帖时间 ‎01-13-2020 02:49 PM Uziyydsz33 于 ‎06-21-2021 06:30 PM 最新发帖

14 条回复 6730 次查看

0

14

关于IRQ中断与UDP传输“冲突”的问题

发帖者 tanyushuang 发帖时间 ‎06-18-2021 09:36 AM tanyushuang 于 ‎06-18-2021 02:39 PM 最新发帖

2 条回复 258 次查看

0

2

i'm now using a 7 series fpgas transeiver wizard t...

发帖者 sarlaga3 发帖时间 ‎06-10-2021 10:23 AM yolanda 于 ‎06-10-2021 11:21 AM 最新发帖

1 条回复 225 次查看

0

1

axi-lite总线的问题

发帖者 jack-lu 发帖时间 ‎06-08-2021 10:32 AM jack-lu 于 ‎06-08-2021 12:09 PM 最新发帖

2 条回复 319 次查看

0

2

axi接口的使用

发帖者 jack-lu 发帖时间 ‎06-07-2021 09:05 AM jack-lu 于 ‎06-07-2021 09:26 AM 最新发帖

1 条回复 248 次查看

0

1

vio ip核的使用

发帖者 maheng 发帖时间 ‎05-13-2021 09:44 AM presidentdou 于 ‎06-02-2021 02:40 PM 最新发帖

2 条回复 354 次查看

0

2

关于通过ZYNQ芯片UDP传输问题

发帖者 tanyushuang 发帖时间 ‎06-01-2021 02:38 PM axmei 于 ‎06-01-2021 03:17 PM 最新发帖

1 条回复 255 次查看

0

1

关于输出合规验证失败

发帖者 gaodaohong 发帖时间 ‎05-21-2021 08:22 AM gaodaohong 于 ‎05-27-2021 04:00 PM 最新发帖

6 条回复 845 次查看

0

6

mcdma与dma有什么功能上的区别吗？

发帖者 oiuqcq21 发帖时间 ‎05-26-2021 04:19 PM longley 于 ‎05-27-2021 02:15 PM 最新发帖

1 条回复 273 次查看

0

1

xilinx的FPGA是否每个always块都要用复位？看到网上有人说全局复位要少用

发帖者 xudakang 发帖时间 ‎05-20-2021 10:14 AM Jpower 于 ‎05-26-2021 08:52 PM 最新发帖

7 条回复 622 次查看

0

7

开启VLAN的10G发送速度是否比未开启VLAN的10G发送要慢？

发帖者 junhawk 发帖时间 ‎05-24-2021 02:38 PM junhawk 于 ‎05-26-2021 02:47 PM 最新发帖

15 条回复 1301 次查看

0

15

利用xvc debug alveo上microblaze问题

发帖者 ff1211 发帖时间 ‎05-23-2021 06:57 PM zhendon 于 ‎05-24-2021 02:34 PM 最新发帖

6 条回复 919 次查看

0

6

关于ILA的CLK时钟的问题

发帖者 tanyushuang 发帖时间 ‎05-10-2021 10:46 AM presidentdou 于 ‎05-21-2021 09:11 AM 最新发帖

7 条回复 1096 次查看

0

7

前一个

1
2
3
…
24

下一个

社区浏览器

Community Forums
Blogs
日本語ブログ
設計やデバッグテクニックのブログ
ザイリンクス Xclusive ブログ
Design and Debug Techniques Blog
AI and Machine Learning Blog
Data Center Blog
Xilinx Xclusive Blog
Adaptable Advantage Blog
Forums
Hardware Development
PCIe and CPM
Ethernet
Video and Audio
Serial Transceivers
Memory Interfaces and NoC
AI Engine, DSP IP and Tools
Processor System Design and AXI
Versal and UltraScale Architecture™
ACAP and SoC Boot and Configuration
Other FPGA Architecture
FPGA Configuration
Kria SOMs
Xilinx Evaluation Boards
Vivado Debug and Power Estimation Tools
Xilinx IP Catalog
Software Development and Acceleration
Vitis Acceleration, SDAccel, SDSoC
High-Level Synthesis (HLS)
AI and Vitis AI
Alveo™ Accelerator Cards
Embedded Software Development
Embedded Development Tools
Embedded Linux
OpenAMP
Vivado RTL Development
Simulation and Verification
Synthesis
Implementation
Timing Analysis
Installation and Licensing
Design Entry
Design Methodologies and Advanced Tools
Vivado TCL Community
About Our Community
Announcements
Welcome & Join
General Technical Discussion
Developer Program Forum
赛灵思中文社区论坛
博客
Xilinx 产品设计与功能调试技巧
Xilinx 热门新闻与活动
学习与培训
资源分享区
硬件开发
Versal and UltraScale 架构
其他FPGA器件架构
Xilinx评估板
互连
存储接口&视频
其他IP应用
RTL 开发
Vivado
其他工具
综合讨论与翻译
综合讨论
赛灵思文档翻译理解
嵌入式系统
软件开发与加速

流行討論

xapp1191，i want change the flash to s25fl256s，

16路GTH收发器，需要连接几个时钟？

复杂时钟树约束的问题

快速链接

注册

登录