综合讨论

讨论

发表问题

邀请函-自适应设计挑战赛

发帖者 yolanda 发帖时间 ‎07-20-2020 04:53 PM

0 条回复 450 次查看

2

0

足不出户也可喜提Vitis线上培训证书

发帖者 zhendon 发帖时间 ‎03-19-2020 04:55 PM Pdmonster 于 ‎03-17-2021 11:21 PM 最新发帖

2 条回复 861 次查看

0

2

中文论坛明日之星计划

发帖者 zhendon 发帖时间 ‎08-06-2020 02:17 PM

0 条回复 653 次查看

1

0

[中文论坛用户专属福利] Xilinx 技术日报名进行时：成都站 - 免费席位等你来参与

发帖者 yolanda 发帖时间 ‎08-29-2019 05:24 PM zhendon 于 ‎09-16-2019 05:25 PM 最新发帖

12 条回复 1400 次查看

0

12

号外号外 - 赛灵思上海招聘技术支持工程师！！！

发帖者 zhendon 发帖时间 ‎01-04-2019 06:05 PM

0 条回复 854 次查看

3

0

学生竞赛问题解答专用贴

发帖者 weiyil 发帖时间 ‎10-20-2018 01:08 PM 295885671@qq.com 于 ‎07-18-2020 08:17 PM 最新发帖

23 条回复 6047 次查看

0

23

Xilinx FPGA开发必备工具之一：XPE（Xilinx功耗估算器）

发帖者 jamesy 发帖时间 ‎05-20-2014 10:38 AM gk365338681 于 ‎05-26-2014 10:23 PM 最新发帖

1 条回复 8953 次查看

0

1

论坛应用技巧 - “搜索”功能如此强大，小伙伴们知道吗？

发帖者 jamesy 发帖时间 ‎05-05-2014 06:22 PM jakfens 于 ‎02-25-2013 05:01 PM 最新发帖

1 条回复 12647 次查看

0

1

致“赛灵思中文社区论坛”新用户信

发帖者 jamesy 发帖时间 ‎02-19-2013 10:54 AM andylam12 于 ‎05-23-2019 08:45 PM 最新发帖

7 条回复 16111 次查看

2

7

DDR3颗粒资源优化问题

发帖者 huangcheng 发帖时间 ‎04-12-2021 07:18 PM

0 条回复 21 次查看

0

0

关于FPGA输出不定态

发帖者 youyouyu 发帖时间 ‎04-12-2021 11:10 AM sdyang 于 ‎04-12-2021 04:41 PM 最新发帖

9 条回复 187 次查看

0

9

kintex-7 HR tmds max speed

发帖者 xinchunming_888 发帖时间 ‎04-12-2021 03:13 PM

0 条回复 28 次查看

0

0

如何在centos7.3上安装vivado和xsdk

发帖者 luoxi213 发帖时间 ‎04-12-2021 10:31 AM yangc 于 ‎04-12-2021 02:40 PM 最新发帖

1 条回复 51 次查看

0

1

questions about FIFO settings in axi interconnect ...

发帖者 huangcheng 发帖时间 ‎04-12-2021 11:14 AM

0 条回复 31 次查看

0

0

Virtex7 FPGA 到底支不支持DDR3L？ MT41K512M16VRN-107能给Virt...

发帖者 pudao 发帖时间 ‎10-10-2020 03:07 PM mtp 于 ‎04-09-2021 09:06 AM 最新发帖

2 条回复 494 次查看

0

2

7系列FPGA VCCINT/VCCBRAM 1.0V VCCAUX 1.8V 有没有对噪声和纹波...

发帖者 PhDSong 发帖时间 ‎03-31-2021 10:23 PM simon 于 ‎04-07-2021 09:24 AM 最新发帖

5 条回复 313 次查看

0

5

部分可重构的设计中，FPGA是如何知道RP与RM的对应关系？

发帖者 wuyouniyanhu 发帖时间 ‎04-01-2021 12:09 PM simon 于 ‎04-02-2021 09:09 AM 最新发帖

1 条回复 131 次查看

0

1

ML605 PCIE 10G以太网通信开发

发帖者 fbiciaccc 发帖时间 ‎04-28-2014 03:21 PM mtp 于 ‎03-30-2021 04:59 PM 最新发帖

2 条回复 9644 次查看

0

2

ps端工作过程中重启

发帖者 caoyunkang@hust.edu.cn 发帖时间 ‎03-26-2021 04:26 PM caoyunkang@hust.edu.cn 于 ‎03-27-2021 11:10 AM 最新发帖

1 条回复 195 次查看

0

1

FPGA管脚（IO）内部结构

发帖者 wolfskin 发帖时间 ‎03-14-2021 12:15 AM wolfskin 于 ‎03-24-2021 09:37 PM 最新发帖

6 条回复 528 次查看

0

6

关于SEM是实现故障注入的问题

发帖者 Bonnie_huang 发帖时间 ‎03-22-2021 09:51 AM zhendon 于 ‎03-23-2021 04:27 PM 最新发帖

5 条回复 337 次查看

0

5

SEM注入错误后无法纠错

发帖者 Bonnie_huang 发帖时间 ‎03-17-2021 07:33 PM iguo 于 ‎03-18-2021 02:00 PM 最新发帖

3 条回复 313 次查看

0

3

足不出户也可喜提Vitis线上培训证书

发帖者 zhendon 发帖时间 ‎03-19-2020 04:55 PM Pdmonster 于 ‎03-17-2021 11:21 PM 最新发帖

2 条回复 861 次查看

0

2

7-系列 SEM核初始化打印信息乱码并且无法进入观察状态

发帖者 Bonnie_huang 发帖时间 ‎03-16-2021 10:07 AM Bonnie_huang 于 ‎03-17-2021 05:26 PM 最新发帖

6 条回复 469 次查看

0

6

用petalinux-build编译出现警告 linux-xlnx_2020.1.bb:do_com...

发帖者 lucien-wang 发帖时间 ‎03-06-2021 04:21 PM lucien-wang 于 ‎03-15-2021 05:15 PM 最新发帖

2 条回复 195 次查看

0

2

有没有哪个文档描述了ZU+MPSOC和ZU+RFSOC ROHS和REACH环保认证？

发帖者 simonyang 发帖时间 ‎02-26-2021 01:06 PM simonyang 于 ‎02-26-2021 04:39 PM 最新发帖

5 条回复 553 次查看

0

5

有没有哪个文档描述了ZU+MPSOC和ZU+RFSOC ROHS和REACH环保认证？

发帖者 simonyang 发帖时间 ‎02-26-2021 01:06 PM shengjie 于 ‎02-26-2021 02:47 PM 最新发帖

1 条回复 231 次查看

0

1

咨询cordic ip模型导入matlab仿真

发帖者 crazylisely 发帖时间 ‎02-20-2021 10:51 PM nathanx 于 ‎02-23-2021 11:07 AM 最新发帖

1 条回复 249 次查看

0

1

定点乘法器设计 (中文)

发帖者 jamesy 发帖时间 ‎05-26-2011 05:29 PM crazylisely 于 ‎02-20-2021 10:47 PM 最新发帖

1 条回复 10972 次查看

1

1

论坛用户名更改问题

发帖者 DarrenPanda 发帖时间 ‎02-05-2021 07:14 PM yolanda 于 ‎02-08-2021 11:03 AM 最新发帖

1 条回复 336 次查看

0

1

Spartan-6重新烧完程序后，在不掉电的情况下复位FPGA跑新程序

发帖者 504281328@qq.com 发帖时间 ‎02-02-2021 10:13 AM zhendon 于 ‎02-02-2021 04:12 PM 最新发帖

3 条回复 410 次查看

0

3

Standand FIFO_v13.2 empty 和 full信号均为高

发帖者 sdersder 发帖时间 ‎06-11-2020 12:04 AM liu_chang 于 ‎01-29-2021 05:13 PM 最新发帖

7 条回复 1170 次查看

0

7

下载中心地址验证无法通过的问题

发帖者 ee 发帖时间 ‎01-28-2021 05:45 PM yolanda 于 ‎01-29-2021 03:25 PM 最新发帖

1 条回复 309 次查看

0

1

FPGA板子JTAG boundary scan问题

发帖者 hotsauce_xu 发帖时间 ‎01-26-2021 02:08 PM hotsauce_xu 于 ‎01-27-2021 11:12 AM 最新发帖

2 条回复 339 次查看

0

2

求助！对简单双端口block ram进行仿真后模拟读出数据却全为0

发帖者 taotao_real 发帖时间 ‎01-26-2021 05:49 PM graces 于 ‎01-27-2021 10:10 AM 最新发帖

1 条回复 285 次查看

0

1

SDK和Vitis有办法优化主题吗？

发帖者 zlxt 发帖时间 ‎01-26-2021 10:47 PM sdyang 于 ‎01-27-2021 09:39 AM 最新发帖

1 条回复 291 次查看

0

1

时序优化求助

发帖者 tranquilsun 发帖时间 ‎01-21-2021 08:09 PM tranquilsun 于 ‎01-21-2021 08:11 PM 最新发帖

1 条回复 297 次查看

0

1

关于时序优化的困惑

发帖者 tranquilsun 发帖时间 ‎01-18-2021 02:54 PM tranquilsun 于 ‎01-21-2021 06:03 PM 最新发帖

5 条回复 586 次查看

0

5

pin delay of XC5VLX30-FFG676

发帖者 jiasipa 发帖时间 ‎01-18-2021 03:57 PM barriet 于 ‎01-19-2021 09:44 PM 最新发帖

6 条回复 902 次查看

0

6

前一个

1
2
3
…
23

下一个

社区浏览器

Community Forums
Blogs
日本語ブログ
設計やデバッグテクニックのブログ
ザイリンクス Xclusive ブログ
Design and Debug Techniques Blog
AI and Machine Learning Blog
Data Center Blog
Xilinx Xclusive Blog
Adaptable Advantage Blog
Forums
Hardware Development
PCIe and CPM
Ethernet
Video and Audio
Serial Transceivers
Memory Interfaces and NoC
AI Engine, DSP IP and Tools
Processor System Design and AXI
Versal and UltraScale Architecture™
ACAP and SoC Boot and Configuration
Other FPGA Architecture
FPGA Configuration
System-on-Module (SOM)
Xilinx Evaluation Boards
Vivado Debug and Power Estimation Tools
Xilinx IP Catalog
Software Development and Acceleration
Vitis Acceleration, SDAccel, SDSoC
High-Level Synthesis (HLS)
AI and Vitis AI
Alveo™ Accelerator Cards
Embedded Software Development
Embedded Development Tools
Embedded Linux
OpenAMP
Vivado RTL Development
Simulation and Verification
Synthesis
Implementation
Timing Analysis
Installation and Licensing
Design Entry
Design Methodologies and Advanced Tools
Vivado TCL Community
About Our Community
Announcements
Welcome & Join
General Technical Discussion
Developer Program Forum
赛灵思中文社区论坛
博客
Xilinx 产品设计与功能调试技巧
Xilinx 热门新闻与活动
学习与培训
资源分享区
硬件开发
Versal and UltraScale 架构
其他FPGA器件架构
Xilinx评估板
互连
存储接口&视频
其他IP应用
RTL 开发
Vivado
其他工具
综合讨论与翻译
综合讨论
赛灵思文档翻译理解
嵌入式系统
软件开发与加速

顶级获奖帖子

主题奖励

回复： FPGA管脚（IO）内部结构

2

回复： 7-系列 SEM核初始化打印信息乱码并且无法进入观察状态

1

查看全部 ≫

顶级获奖作者

用户计数

drjohnsmith

2

iguo

1

查看全部 ≫

流行討論

DDR3颗粒资源优化问题

kintex-7 HR tmds max speed

questions about FIFO settings in axi interconnect rtl

快速链接

注册

登录