UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Visitor duanhaoqiang
Visitor
321 次查看
注册日期: ‎10-26-2018

zynq mpsoc zu17eg 的bitstream length问题

转到解答

用vivado建立zu17eg的工程,添加zynq ps之后直接生成bitstream,发现生成的bit文件大小为35429KB,在vivado中添加用到的几个IP,之后再生成bitstream,生成的bit文件还是35429KB,大小和之前一模一样,这是为什么呢,谁知道么

0 项奖励
1 个已接受解答

已接受的解答
Xilinx Employee
Xilinx Employee
292 次查看
注册日期: ‎09-14-2018

回复: zynq mpsoc zu17eg 的bitstream length问题

转到解答

bit文件大小和器件型号有关。想一想,不管你加了几个IP,FPGA配置时是不是所有LUT都需要配置信息?

你可以HEX打开bit文件,如果你资源用的比较少应该很多区域都是0. 比较下前后的文件,看看具体有什么区别。

供参考~

 

----------------------------------------------------------------------------------------------
如果提供的信息能解决您的问题,请标记为“接受为解决方案”。
如果您认为帖子有帮助,请点击“奖励”。谢谢!
----------------------------------------------------------------------------------------------

 

 

0 项奖励
1 条回复1
Xilinx Employee
Xilinx Employee
293 次查看
注册日期: ‎09-14-2018

回复: zynq mpsoc zu17eg 的bitstream length问题

转到解答

bit文件大小和器件型号有关。想一想,不管你加了几个IP,FPGA配置时是不是所有LUT都需要配置信息?

你可以HEX打开bit文件,如果你资源用的比较少应该很多区域都是0. 比较下前后的文件,看看具体有什么区别。

供参考~

 

----------------------------------------------------------------------------------------------
如果提供的信息能解决您的问题,请标记为“接受为解决方案”。
如果您认为帖子有帮助,请点击“奖励”。谢谢!
----------------------------------------------------------------------------------------------

 

 

0 项奖励