zynq mpsoc zu17eg 的bitstream length问题

[duanhaoqiang]

用vivado建立zu17eg的工程，添加zynq ps之后直接生成bitstream，发现生成的bit文件大小为35429KB，在vivado中添加用到的几个IP，之后再生成bitstream，生成的bit文件还是35429KB，大小和之前一模一样，这是为什么呢，谁知道么

[chaoz · Accepted solution]

bit文件大小和器件型号有关。想一想，不管你加了几个IP，FPGA配置时是不是所有LUT都需要配置信息？

你可以HEX打开bit文件，如果你资源用的比较少应该很多区域都是0. 比较下前后的文件，看看具体有什么区别。

供参考~

----------------------------------------------------------------------------------------------
如果提供的信息能解决您的问题，请标记为“接受为解决方案”。
如果您认为帖子有帮助，请点击“奖励”。谢谢！
----------------------------------------------------------------------------------------------