cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 

メモリ インターフェイスのデバッグ テクニック3 – PCB ガイドライン

Xilinx Employee
Xilinx Employee
5 0 342

概要:

本ブログは、Memory Interface Generator(MIG) を実装するための PCB 設計のガイドラインについて説明します。具体的には、PCB 基板設計において注意すべき事項を中心に説明します。PCB 基板完成後のサンプルデザインの実装は、次回以降のブログで紹介します。

 

 

メモリ インターフェイスの開発フロー:

評価、設計の段階に応じて行うべき開発手順をわけることができます。この記事では PCB ガイドラインについて説明します。1_flow.PNG

 

 

PCB ガイドライン:

MIG の PCB ガイドラインは、UltraScale アーキテクチャ PCB デザイン(UG583 : 英語版日本語版) に記載されています。UG583に記載されている内容は、厳密に満たすように設計してください。

  • 第 1 章は、UltraScale デバイスの電源について説明しています。デカップリング キャパシタの選択、推奨個数とPCB 形状の推奨を説明しています。
  • 第 2 章は、メモリ インターフェイスの PCBガ イドラインについて説明しています。
    • (1)電気的な配線の制約や信号スキューは、表2-1に示す基準スタックアップをもとに計算されています。異なるスタックアップを使用される場合は、お客様で層の高さ、間隔、誘導材料を調整して、適切なインピーダンスおよび伝搬遅延を計算するようにしてください。2_stackup.PNG
    • (2)メモリの一般的な配線ガイドラインには、23 項目の説明があります。必ずこれらの項目を満たすように設計をしてください。下図は項目1、 2 と3 を示しています。3_guide.PNG

    • (3)メモリの配線には、フライバイ トポロジとクラムシェル トポロジの 2 種類があります。フライバイ トポロジは、メモリ デバイスが一つの層に配置されている構成です。フライバイ トポロジにおいて、基板の制約によってメモリ デバイスをトップ層とボトム層の両方に配置する必要がある場合は、SIの観点から適切なグランド ビアを確保するようにしてください。またIBISシミュレーションも実施するように検討してください。4_fly.PNG

    • (4)図 2-1 と図 2-2 に信号配線の重要事項が記載されています。必ず確認してください。5_top_layer.PNG
  • 付録 A は、メモリのディレーティング表を示しています。スキューの数値は、FPGA の速度定格、メモリ コンポーネントの定格、およびシステムの動作速度によって決定されます。動作速度によってスキュー数値を緩和することが可能です。6_derating.PNG

 

  • メモリ インターフェイスのデバッグ テクニック1 に記載しているように、チェックリスト (XTP359) があります。ご活用ください。7_debug.PNG
  •  PCB の設計において、メモリ インターフェイスの信号品質をプローブで確認できるように次を検討してください。
    1. 信号スキューを確認するために、メモリ クロック、リード ストローブ、ライト ストローブの信号すべてを測定できるようにする。
    2. 各データ バイトの中で1 ビット は、信号品質確認のため観測できるようにする。
    3. MIG のキャリブレーションのデータ (キャリブレーション結果、経過データ、ウィンドウ マージン) は XSDB に保存されます。XSDB は JTAG を経由して読み出しますので、必ず JTAG を接続してください。
    4. FPGA とメモリ デバイスの電源とグラウンドを測定できるようにする。

8_signals.PNG

 

 

消費電力と熱:

  • MIGは、高レート、高ビット幅であり、双方向バスの入力終端であるため、消費電力が大きくなる傾向にあります。
  • Xilinx Power Estimator (XPE) を使用することにより、事前に消費電力を見積もることができます。MIG IP 単体の消費電力は含まれないため、次に示 MIG IP 単体の消費電力を加算してください。

http://www.xilinx.com/products/technology/power/xpe.html
XCK7325T HP バンク DDR3 32bit 1600Mbps ~1.75W (1.906 - 0.156)
KCU040  HPバンク DDR3 32bit 1600Mbps ~ 1W (1.5 - 0.5)
KCU040   HPバンク DDR4 32bit 1600Mbps ~ 0.7W (1.2 - 0.5)

 

 

IBIS シミュレーション:

  • IBIS シミュレーションを実行することにより、設計基板による信号品質を事前に確認できます。信号の反射や減衰、アイの大きさを確認してください。参考までに、グラウンド スティッチ ビアのあり・なしを比較している図 2-13 PG150 に記載されています。9_via.PNG

     

  • シグナルおよびパワー インテグリティの詳細は、下記のラウンジにあります。ご参照ください。

https://japan.xilinx.com/member/ultrascaleplus_si_pi_lounge.html