UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Visitor xiongyz
Visitor
335 次查看
注册日期: ‎12-25-2018

使用Block Memory如何进行时序约束使其支持400M以上频率

转到解答

vivado(2016.4)上硬件(Kintex-UltraScale KCU105 Evaluation Platform (xcku040-ffva1156-2-e))如何进行时序约束使用Block Memory支持400M以上频率?

已尝试使用set_max_delay,仍不满足条件

set_max_delay -from [get_cells -hierarchical *blk_memory_reg*] -to [get_cells -hierarchical *rdata_r1_reg*] 2.0 -datapath_only

NameLevelsSlackHigh FanoutTotal DelayFromLogic DelayNet DelayRequirementExceptionTo
Path 20-1.1843.24…./ram0/blk_memory_reg_0_276/CLKBWRCLK1.431.812.00MaxDelay Path 2.000ns -datapath_only.../rdata_r1_reg[276]/D

时序图.png

 

附:(读写Block Memory代码)

module ram (
raddr,
waddr,
clock,
wdata,
wren,
rdata);

.......

(* ram_style = "block" *) reg [511:0] blk_memory [RAM_DEPTH-1:0];
reg [ADDRBITS-1:0] raddr_reg;

always @ (posedge clock)
begin
raddr_reg <= raddr;
if (wren)
blk_memory[waddr] <= wdata;
end

assign rdata = blk_memory[raddr_reg];
endmodule

0 项奖励
1 个已接受解答

已接受的解答
Xilinx Employee
Xilinx Employee
257 次查看
注册日期: ‎07-17-2008

回复: 使用Block Memory如何进行时序约束使其支持400M以上频率

转到解答

如果是同一个时钟域的RAMB到FF路径,并不建议用set_max_delay -datapath_only,这样会忽略时钟路径偏移。

回到这条路径,你可以看到Block RAM的clock-to-out逻辑延时就吃掉了大半的余量,建议使能RAM的输出寄存器,这样可以将此逻辑延时减小1ns左右。另外就是RAM到FF的布线延时在扇出并不大的情况下也很长,需要布局得比较优化才可以。

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------

在原帖中查看解决方案

0 项奖励
1 条回复1
Xilinx Employee
Xilinx Employee
258 次查看
注册日期: ‎07-17-2008

回复: 使用Block Memory如何进行时序约束使其支持400M以上频率

转到解答

如果是同一个时钟域的RAMB到FF路径,并不建议用set_max_delay -datapath_only,这样会忽略时钟路径偏移。

回到这条路径,你可以看到Block RAM的clock-to-out逻辑延时就吃掉了大半的余量,建议使能RAM的输出寄存器,这样可以将此逻辑延时减小1ns左右。另外就是RAM到FF的布线延时在扇出并不大的情况下也很长,需要布局得比较优化才可以。

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------

在原帖中查看解决方案

0 项奖励