UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

DDR3用modelsim仿真初始化时间太长

回复
Visitor
发帖数: 3
注册日期: ‎11-06-2017

DDR3用modelsim仿真初始化时间太长

最近在用7系fpga调试DDR3,用modelsim仿真时,等待‘’init_calib_complete‘’拉高大约需要140us的时间,每次得等待这么长时间,网上查到可以跳过DDR3的初始化,网上说将sim_tb_top仿真文件中的‘’SIM_BYPASS_INIT_CAL‘’参数改为‘’FAST‘’就可以了,我看了一下,默认值就是FAST,为什么初始化就是跳不过去?仿真很不方便啊。求大佬们赐教。

Highlighted
Xilinx Employee
发帖数: 2
注册日期: ‎03-02-2017

回复: DDR3用modelsim仿真初始化时间太长

默认值已经是FAST的话,这个时间是不能减少的.