UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Highlighted
Visitor manfredzhang
Visitor
107 次查看
注册日期: ‎01-28-2019

zynq DPHY RX

我们使用zynq FPGA的DPHY接收camera的MIPI数据,但是我们使用DPHY解时钟和数据时,解串出来的时钟不连续,导致数据丢失,这种原因是什么原因造成的呢?是硬件问题还是我的IP设置有问题?

0 项奖励
2 条回复2
Moderator
Moderator
68 次查看
注册日期: ‎08-01-2007

回复: zynq DPHY RX

时钟不连续是指在high speed下clock不连续? 建议先看clock lane和data lane初始化有没有完成, 再看DPHY register space可以确认DPHY是否能正常工作.

0 项奖励
Visitor manfredzhang
Visitor
43 次查看
注册日期: ‎01-28-2019

回复: zynq DPHY RX

我们检查了一下我们的硬件,可能是mipi走线很长,导致了mipi的时序有偏差,调整了校正参数后,效果会好很多

0 项奖励