cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 
521 Views
Registered: ‎03-16-2015

case synthesis

case:1 

                   

                       input [1:0] a;
                       output reg [2:0] out;

                                   

                       always @(a)
                       begin                                

                                    case(a)
                                    2'b00: out =0;
                                    2'b01: out =2;
                                    2'b10: out =5;
                                    2'b11: out =7;
                                    default : out = 4;
                                  endcase

                      end

 

case:2 

                   

                       input [5:0] a;
                       output reg [2:0] out;

                                   

                       always @(a)
                       begin                                

                                    case(a)
                                    6'b000000: out =0;
                                    6'b000001: out =2;
                                    6'b000010: out =5;
                                    6'b000011: out =7;
                                    default : out = 4; 
                                  endcase

                      end

 

 

for case.1 synthesis tool inferring a RAM of size 4x3. Fore case2 synthesis tool infer 3 LUT5. If any body explain why this difference occurs. Thank you.   

0 Kudos
0 Replies