UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Highlighted
Visitor fengkai
Visitor

WORST PULSE WIDTH SLACK

转到解答

在xcku5p上实现了一个算法,时钟周期为2.8ns,算法的结果是位宽为32位的数据流,我想直接经过IOB由32个引脚将这个数据流直接并行输出(主要是为了方便测试芯片输出数据流是不是可以达到指标速度),现在出现了wpws的违例,这个是否可以忽视呢?现在只是约束了主时钟,output_delay还没有约束,要改善wpws的话应该如何做呢?我知道直接并行输出这种做法并不好,是不是用GTY之类的ip会更合适啊?我也是第一次接触这样大吞吐量的设计,希望高手们给点建议,先谢谢大家了!

微信图片_20181109185813.png
微信图片_20181109185835.png
0 项奖励
1 个已接受解答

已接受的解答
Moderator
Moderator

回复: WORST PULSE WIDTH SLACK

转到解答

Hi, @fengkai ,

这个违例(Violation)不可忽略.

您所见到的WPWS是 Min Period 违例, 也就是所报出的寄存器(IOB)的频率过高,超过这个寄存器物理上能承受的能力.  (Low Pulse Width 违例同样也是因为频率过高.)

 

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励
1 条回复
Moderator
Moderator

回复: WORST PULSE WIDTH SLACK

转到解答

Hi, @fengkai ,

这个违例(Violation)不可忽略.

您所见到的WPWS是 Min Period 违例, 也就是所报出的寄存器(IOB)的频率过高,超过这个寄存器物理上能承受的能力.  (Low Pulse Width 违例同样也是因为频率过高.)

 

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励