取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 
PhDSong
Participant
Participant
170 次查看
注册日期: ‎07-22-2020

Kintex UltraScale GTH example design 为何只有verilog?

跳至解决方案

target lanuage :VHDL,配置IIP——open example design——发现为verilog——set file type修改为VHDL,viviado 更新后还是verilog

目前GTH IP有VHDL模板, example design有没有VHDL?

工具 vivado2017.4 

器件xcku060-ffva1517-2-i (active)

 

0 项奖励
1 解答

已接受的解答
shengjie
Moderator
Moderator
161 次查看
注册日期: ‎07-01-2019

你好 @PhDSong ,

 

UltraScale GT Wizard IP的Example design只设计了verilog

shengjie_0-1617849302294.png

 

-------------------------------------------------------------------------------------------------
Don’t forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------------------------------
如果提供的信息能解决您的问题,请标记为“接受为解决方案”。
如果您认为帖子有帮助,请点击“奖励”。谢谢!
-------------------------------------------------------------------------------------------------

在原帖中查看解决方案

0 项奖励
1 回复
shengjie
Moderator
Moderator
162 次查看
注册日期: ‎07-01-2019

你好 @PhDSong ,

 

UltraScale GT Wizard IP的Example design只设计了verilog

shengjie_0-1617849302294.png

 

-------------------------------------------------------------------------------------------------
Don’t forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------------------------------
如果提供的信息能解决您的问题,请标记为“接受为解决方案”。
如果您认为帖子有帮助,请点击“奖励”。谢谢!
-------------------------------------------------------------------------------------------------

在原帖中查看解决方案

0 项奖励