取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 
dddddds
Observer
Observer
339 次查看
注册日期: ‎03-03-2021

XCKU060的GTH走线问题

跳至解决方案

您好,我请教一个问题,关于XCKU060的,KU060的RIGHT的方面的高速bank有5个,我用掉了四个,LEFT方向的BANK不用用于PCIE,所以我要把其中一个RIGHT的一个bank引到bank另一边,您看这样从上层走线有问题吗?

RD5`$@JXF`6Y%F}E2R71XC7.png

0 项奖励
1 解答

已接受的解答
simon
Xilinx Employee
Xilinx Employee
288 次查看
注册日期: ‎08-26-2010

Hi @dddddds 

可能具体不知道你的layout,可以参考一下ug583的11章,以及AR的附件的最后一章看看:

https://www.xilinx.com/support/documentation/user_guides/ug583-ultrascale-pcb-design.pdf

https://www.xilinx.com/support/answers/62181.html

 

 

Thanks
Simon
-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------

在原帖中查看解决方案

0 项奖励
2 回复数
simon
Xilinx Employee
Xilinx Employee
289 次查看
注册日期: ‎08-26-2010

Hi @dddddds 

可能具体不知道你的layout,可以参考一下ug583的11章,以及AR的附件的最后一章看看:

https://www.xilinx.com/support/documentation/user_guides/ug583-ultrascale-pcb-design.pdf

https://www.xilinx.com/support/answers/62181.html

 

 

Thanks
Simon
-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------

在原帖中查看解决方案

0 项奖励
dddddds
Observer
Observer
236 次查看
注册日期: ‎03-03-2021

嗯你好,我的意思大概是这样,就是FPGA的一边剩一个高速bank 我不想浪费他的资源,所以想引出到另一边,我有三种思路去做这个完成这个
第一种是把线引出,从板框(当然距离真正的板框还有10mm)绕,这样就导致高速线很长,大概 220mm  9000mil 这么长的高速线(高速线所在层上下层都是GND的话,并且打孔),还能跑到10G吗?
第二种方式就是上层走线,但是这样会在DDR线的上面走,是不是这一层走高速线不太好,并且还是在下面是DDR的情况,
第三种是加层,这样会导致成本上升,加层之后从BGA引脚之间走线,引到下面,

无论如何长度都不会太小,这样可以吗?

0 项奖励