取消
显示结果 
搜索替代 
您的意思是: 
Highlighted
Observer
Observer
206 次查看
注册日期: ‎03-06-2020

报告时间和实际时间差距很大如何优化

您好,我在使用vitis 利用HLS在zcu102上实现自己的算法,报告显示在150MHz下内核执行时间为3.563ms(如下图1),但在实际上板测试中,使用vitis analyzer工具查看timeline_trace.csv整个内核部分执行时间约为42ms(如下图2),差距约为12倍,请问如何才能达到或接近报告中理想的结果(内核执行时间3.563ms),我接下来该如何考虑去继续优化整个电路以提高处理性能呢?谢谢

 

1590312417(1).png

1590313097(1).png

0 项奖励
3 条回复3
Highlighted
Xilinx Employee
Xilinx Employee
137 次查看
注册日期: ‎07-17-2008

回复: 报告时间和实际时间差距很大如何优化

Application Timeline里面显示的并不是单纯kernel函数的执行时间,还有数据的传输。

The kernel activities include read/write accesses and transfers between global memory and the kernel(s).

可以看看profile summary里面的kernel execution部分,加上一些openCL部分的额外开销,也不会完全吻合。

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励
Highlighted
Observer
Observer
126 次查看
注册日期: ‎03-06-2020

回复: 报告时间和实际时间差距很大如何优化

您好,感谢您的回复。我查看了profile summary里面的kernel execution部分,内核执行时间确实为42ms(调用了10次内核,如下图1),数据传输时间和OpenCL各API的调用时间不包含在42ms内,timeline中data transfers between global memory and the kernel(s)和OpenCL API调用有对应的显示部分(如下图2、3)。我知道实际和报告会有差距,不会完全吻合,但这个差距是否过于巨大了呢

2373fe03951efb192ba1c012ce21631.png

 

e13bb99136814a411515c5a53f46399.png

5b0a39c98dd7c71185253446bf5054d.png

32a657eef3c69f7c24224307018aa0f.png

0 项奖励
Highlighted
Xilinx Employee
Xilinx Employee
120 次查看
注册日期: ‎07-17-2008

回复: 报告时间和实际时间差距很大如何优化

HLS报告里面显示的是调用一次kernel函数的执行时间。

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励