UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Highlighted
Visitor kit947
Visitor
190 次查看
注册日期: ‎08-06-2015

如何利用AXI-Stream讀寫DDR?

转到解答

你好

我在設計一個系統令一個IP核能夠利用AXI-Stream在DDR上讀寫數據。我的target platform是vcu1525。

我找了一些資料,知道可以利用AXI-Datamover + MIG,但關於實際使用上我還有三個疑問。

1. 在AXI-Stream端發送的地址是否就會直接用作存取DDR?

2. DDR的地址分配是如何決定的?只要在DDR的大小範圍內,是否就可以自由選擇想寫的地址?

3. 如果有多於一個IP核想同時讀寫DDR,是否應該每一個IP核配一組AXI-Datamover + MIG?還有應該如何管理IP核之間的DDR地址空間分配?

0 项奖励
1 个已接受解答

已接受的解答
Xilinx Employee
Xilinx Employee
124 次查看
注册日期: ‎06-02-2017

回复: 如何利用AXI-Stream讀寫DDR?

转到解答

@kit947 你好,

1. 在AXI-Stream端發送的地址是否就會直接用作存取DDR?

Ans: AXIS中应该是不包含地址信息的,很多类似dma的IP对于AXIS数据存储到DDR往往是设定首地址之后连续存储。如果你需要不连续存储或者有其他要求可能需要自己写一些逻辑作为AXIS与DDR存储之间的转换。

2. DDR的地址分配是如何決定的?只要在DDR的大小範圍內,是否就可以自由選擇想寫的地址?

Ans:只要在DDR范围之内的地址都可以访问,但是DDR的读写方式与SRAM不同,如果使用burst读写,即连续地址读写效率较高,若想要随机访问每一个地址,读写的效率会很低。

3. 如果有多於一個IP核想同時讀寫DDR,是否應該每一個IP核配一組AXI-Datamover + MIG?還有應該如何管理IP核之間的DDR

地址空間分配?

Ans:Mig是可以配置多个AXI Slave port的,所以应该是每个IP配一个Datamover+ 1个MIG即可。

-------------------------------------------------------------------------------------------------------------------------------------------
Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful.

Give Kudos to a post which you think is helpful and reply oriented.
--------------------------------------------------------------------------------------------------------------------------------------------

在原帖中查看解决方案

2 条回复2
Explorer
Explorer
134 次查看
注册日期: ‎05-29-2018

回复: 如何利用AXI-Stream讀寫DDR?

转到解答
你可以用DMA,DMA 有AXI4和AXIS,读写地址可以配置DMA设定,读写大小也可以配置。多个读写通过AXI_Interconnect IP连接MIG。
0 项奖励
Xilinx Employee
Xilinx Employee
125 次查看
注册日期: ‎06-02-2017

回复: 如何利用AXI-Stream讀寫DDR?

转到解答

@kit947 你好,

1. 在AXI-Stream端發送的地址是否就會直接用作存取DDR?

Ans: AXIS中应该是不包含地址信息的,很多类似dma的IP对于AXIS数据存储到DDR往往是设定首地址之后连续存储。如果你需要不连续存储或者有其他要求可能需要自己写一些逻辑作为AXIS与DDR存储之间的转换。

2. DDR的地址分配是如何決定的?只要在DDR的大小範圍內,是否就可以自由選擇想寫的地址?

Ans:只要在DDR范围之内的地址都可以访问,但是DDR的读写方式与SRAM不同,如果使用burst读写,即连续地址读写效率较高,若想要随机访问每一个地址,读写的效率会很低。

3. 如果有多於一個IP核想同時讀寫DDR,是否應該每一個IP核配一組AXI-Datamover + MIG?還有應該如何管理IP核之間的DDR

地址空間分配?

Ans:Mig是可以配置多个AXI Slave port的,所以应该是每个IP配一个Datamover+ 1个MIG即可。

-------------------------------------------------------------------------------------------------------------------------------------------
Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful.

Give Kudos to a post which you think is helpful and reply oriented.
--------------------------------------------------------------------------------------------------------------------------------------------

在原帖中查看解决方案