UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
391 次查看
注册日期: ‎05-08-2018

如何在Vivado 的block Design中添加自定义总线

我通过其他工具生成了一个RTL的Axi Slave模块,加载到Block Design中,我希望通过一些配置(不是将这个RTL生成IP的方式),可以直接连接到Xilinx的Axi IP。请教一下如何设置?

捕获1.PNG
0 项奖励
3 条回复3
Xilinx Employee
Xilinx Employee
366 次查看
注册日期: ‎06-19-2019

回复: 如何在Vivado 的block Design中添加自定义总线

点开M_AXI接口前面的+,然后一根根手动连接

------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
如果提供的信息能解决您的问题,请标记为“接受为解决方案”。
如果您认为帖子有帮助,请点击“奖励”。谢谢!
-------------------------------------------------------------------
353 次查看
注册日期: ‎05-08-2018

回复: 如何在Vivado 的block Design中添加自定义总线

不能像添加IP一样,通过Bus总线连接吗?有没有可以设置的属性?
0 项奖励
Xilinx Employee
Xilinx Employee
327 次查看
注册日期: ‎06-19-2019

回复: 如何在Vivado 的block Design中添加自定义总线

可以通过xilinx工具将IP再打包一下。

可以参考ug 1118

https://www.xilinx.com/support/documentation/sw_manuals/xilinx2018_3/ug1118-vivado-creating-packaging-custom-ip.pdf

------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
如果提供的信息能解决您的问题,请标记为“接受为解决方案”。
如果您认为帖子有帮助,请点击“奖励”。谢谢!
-------------------------------------------------------------------
0 项奖励