UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Highlighted
Adventurer
Adventurer
241 次查看
注册日期: ‎12-19-2018

布局布线后FDRE间net延迟大怎么解决

转到解答

netyanshi.pngbuxian.png

我用的时钟频率是312.5MHz,实现完成后有很多setup slack为负的路径,上图是其中一个路径,两个FDRE间的延时就有3.379ns,原因应该是布局时两者太远导致的,这样的布局远导致net延时大的路径有很多条,请问该如何解决,比如是否有约束命令让布局近一些之类的方法?

0 项奖励
1 个已接受解答

已接受的解答
Moderator
Moderator
199 次查看
注册日期: ‎11-05-2010

回复: 布局布线后FDRE间net延迟大怎么解决

转到解答

1.你的意思是即使不加set_max_delay,布局布线时也是按照尽量去满足时钟周期的要求来布局布线的?

  是的

2.周期约束是指create_clock以及generated_clock这些约束?

 是的

3.所有路径以及report_timing_summary都依据周期约束定义的时钟周期来?

  被时钟所覆盖的路径,都依据周期约束定义的时钟周期来运行.

  另外跨时钟域路径要特别注意.

4.目前布局比较远,是否有可能是因为工程占用了较多资源,导致不能让所有路径都满足周期约束,如果是这样的话是不是就可能把有问题的路径优化后原来没问题的路径反而又有问题了?

  不排除这个可能. 调时序这个工作你有点入门了,这是个系统工程.

5.phys_opt_design 运行完之后的时序报告我刚才看了,但是我不知在dcp中report_timing_summary怎么去看具体路径?phys_opt_design后的WNS还是负的,但比布线后的要好一点,这对于我有什么指导意义?

   1. File -> open checkpoint -> phys.dcp

   2. report_timing  -max_path 100 -name test

   说明绝对的距离还是太远,单靠布线解决最后的问题希望不大.

6.floorplan约束怎么做?目前还对很多约束不了解,包括语法等等,很多都没见过,是否有系统介绍约束语法的文档呢?

  Floorplan 就是画Pblock. 约束语法查UG903.

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
5 条回复5
Moderator
Moderator
233 次查看
注册日期: ‎11-05-2010

回复: 布局布线后FDRE间net延迟大怎么解决

转到解答

Hi, @chourching ,

可以考虑降低这些路径的fanout.

比如在place_design 之后执行 Phys_opt_design 步骤.

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励
Adventurer
Adventurer
224 次查看
注册日期: ‎12-19-2018

回复: 布局布线后FDRE间net延迟大怎么解决

转到解答

Phys_opt_design 我用了。我想问一下约束文件中不对两个寄存器之间的路径加set_max_delay和set_min_delay,布局布线时工具会不会考虑我的时钟频率,也就是说会不会因为我时钟快而布局时尽量把相连的寄存器布的近?

yueshu.png

我只手动写了时钟、复位等管脚的物理位置约束,其他约束应该都是IP核自带的。这会不会是问题的原因呢?

0 项奖励
Moderator
Moderator
220 次查看
注册日期: ‎11-05-2010

回复: 布局布线后FDRE间net延迟大怎么解决

转到解答

Hi, @chourching ,

你不对两个寄存器之间加set_max_delay, 那么周期约束对这两个FF 的delay也会有影响. 布局布线时工具会考虑你的时钟频率.

phys_opt_design 运行完之后的时序报告你看了吗? 这条路径当时有问题吗?如果实在因为模块之间距离太远,还能考虑加floorplan 约束让关键模块之间放置的近一点

 

 

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励
Adventurer
Adventurer
204 次查看
注册日期: ‎12-19-2018

回复: 布局布线后FDRE间net延迟大怎么解决

转到解答

1.你的意思是即使不加set_max_delay,布局布线时也是按照尽量去满足时钟周期的要求来布局布线的?

2.周期约束是指create_clock以及generated_clock这些约束?

3.所有路径以及report_timing_summary都依据周期约束定义的时钟周期来?

4.目前布局比较远,是否有可能是因为工程占用了较多资源,导致不能让所有路径都满足周期约束,如果是这样的话是不是就可能把有问题的路径优化后原来没问题的路径反而又有问题了?

5.phys_opt_design 运行完之后的时序报告我刚才看了,但是我不知在dcp中report_timing_summary怎么去看具体路径?phys_opt_design后的WNS还是负的,但比布线后的要好一点,这对于我有什么指导意义?

6.floorplan约束怎么做?目前还对很多约束不了解,包括语法等等,很多都没见过,是否有系统介绍约束语法的文档呢?

0 项奖励
Moderator
Moderator
200 次查看
注册日期: ‎11-05-2010

回复: 布局布线后FDRE间net延迟大怎么解决

转到解答

1.你的意思是即使不加set_max_delay,布局布线时也是按照尽量去满足时钟周期的要求来布局布线的?

  是的

2.周期约束是指create_clock以及generated_clock这些约束?

 是的

3.所有路径以及report_timing_summary都依据周期约束定义的时钟周期来?

  被时钟所覆盖的路径,都依据周期约束定义的时钟周期来运行.

  另外跨时钟域路径要特别注意.

4.目前布局比较远,是否有可能是因为工程占用了较多资源,导致不能让所有路径都满足周期约束,如果是这样的话是不是就可能把有问题的路径优化后原来没问题的路径反而又有问题了?

  不排除这个可能. 调时序这个工作你有点入门了,这是个系统工程.

5.phys_opt_design 运行完之后的时序报告我刚才看了,但是我不知在dcp中report_timing_summary怎么去看具体路径?phys_opt_design后的WNS还是负的,但比布线后的要好一点,这对于我有什么指导意义?

   1. File -> open checkpoint -> phys.dcp

   2. report_timing  -max_path 100 -name test

   说明绝对的距离还是太远,单靠布线解决最后的问题希望不大.

6.floorplan约束怎么做?目前还对很多约束不了解,包括语法等等,很多都没见过,是否有系统介绍约束语法的文档呢?

  Floorplan 就是画Pblock. 约束语法查UG903.

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------