取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 
Highlighted
Observer
Observer
638 次查看
注册日期: ‎08-27-2018

Independent clock block RAM FIFO simulation wr_data_count 复位值始终非0

跳至解决方案

器件:  XCKU040-ffva1156-2-e

FIFO: native 模式  32x2048, fall through, more accurate data count,

除reset 和clock之外,输入均为低

 

问题现象:

每次复位之后若干clock, wr_data_count 值会变成2。rd_data_count 值正确(0). 

写入若干数据后,wr_data_count 值会恢复成正常。

再次复位后, wr_data_count 值又会成为错误的值(2)

 

 

wave.png
0 项奖励
1 解答

已接受的解答
Highlighted
Xilinx Employee
Xilinx Employee
635 次查看
注册日期: ‎02-28-2019

Hi @xuyangfirst ,

wr_data_count提供的值不是精确的,具体可以参考:https://www.xilinx.com/support/documentation/ip_documentation/fifo_generator/v13_2/pg057-fifo-generator.pdf page 111

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------

在原帖中查看解决方案

2 回复数
Highlighted
Xilinx Employee
Xilinx Employee
636 次查看
注册日期: ‎02-28-2019

Hi @xuyangfirst ,

wr_data_count提供的值不是精确的,具体可以参考:https://www.xilinx.com/support/documentation/ip_documentation/fifo_generator/v13_2/pg057-fifo-generator.pdf page 111

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------

在原帖中查看解决方案

Highlighted
Observer
Observer
618 次查看
注册日期: ‎08-27-2018

Thanks YangC

看到 write/read data count 的相应介绍了。看来用这两个信号做触发需要特别注意

0 项奖励