取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 
wzy_freedom
Visitor
Visitor
928 次查看
注册日期: ‎05-10-2021

SEM IP核 i/o问题

跳至解决方案

请问将sem ip核的示例设计移植到开发板上时怎么对loc引脚进行分配?用的板子是vc707,在它的技术文档里找不到错误注入地址的引脚

标记 (1)
0 项奖励
1 解答

已接受的解答
iguo
Xilinx Employee
Xilinx Employee
918 次查看
注册日期: ‎08-11-2008

一般用command interface逻辑注入错误,或者实验室调试用monitor接口。不用分配loc引脚,没必要且太浪费了。

------------------------------------------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
---------------------------------------------------------------------------------------------------------

在原帖中查看解决方案

0 项奖励
3 回复数
iguo
Xilinx Employee
Xilinx Employee
919 次查看
注册日期: ‎08-11-2008

一般用command interface逻辑注入错误,或者实验室调试用monitor接口。不用分配loc引脚,没必要且太浪费了。

------------------------------------------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
---------------------------------------------------------------------------------------------------------

在原帖中查看解决方案

0 项奖励
wzy_freedom
Visitor
Visitor
906 次查看
注册日期: ‎05-10-2021

谢谢您的回复,但我目前遇到的问题是将示例文件写入板子时,在写入bit流这一阶段会报错误,显示没有对输入输出端口进行io约束,并且我在sem ip核的技术手册里看见移植到特定板子上时必须对loc引脚进行分配,请问这种情况如何解决呢?

0 项奖励
iguo
Xilinx Employee
Xilinx Employee
815 次查看
注册日期: ‎08-11-2008

这个是基本设计问题,不是IP的问题。你设计一个逻辑模块对应连接到这些管脚上,控制输入输出即可。

------------------------------------------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
---------------------------------------------------------------------------------------------------------
0 项奖励