取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 
Highlighted
Xilinx Employee
Xilinx Employee
24,790 次查看
注册日期: ‎04-24-2013

【Vivado使用误区与进阶】XDC约束技巧——时钟篇

XDC约束技巧之时钟篇


        Xilinx 的新一代设计套件Vivado中引入了全新的约束文件XDC,在很多规则和技巧上都跟上一代产品ISE中支持的UCF大不相同,给使用者带来许多额外挑战。Xilinx工具专家告诉你,其实用好XDC很容易,只需掌握几点核心技巧,并且时刻牢记:XDC的语法其实就是Tcl语言。

 

XDC的优势

 

        XDC是Xilinx Design Constraints的简写,但其基础语法来源于业界统一的约束规范SDC(最早由Synopsys公司提出,故名Synopsys Design Constraints)。所以SDC、XDC跟Vivado Tcl的关系如下图所示。

 

 11.png  

XDC的主要优势包括:

  • 统一了前后端约束格式,便于管理; 
  • 可以像命令一样实时录入并执行; 
  • 允许增量设置约束,加速调试效率; 
  • 覆盖率高,可扩展性好,效率高; 
  • 业界统一,兼容性好,可移植性强;

 

        XDC在本质上就是Tcl语言,但其仅支持基本的Tcl语法如变量、列表和运算符等等,对其它复杂的循环以及文件I/O等语法可以通过在Vivado中source一个Tcl文件的方式来补充。(对Tcl话题感兴趣的读者可以参考作者的另一篇文章《Tcl在Vivado中的应用》

 

XDC与UCF的最主要区别有两点:

 

  1. XDC可以像UCF一样作为一个整体文件被工具读入,也可以在实现过程中被当作一个个单独的命令直接执行。这就决定了XDC也具有Tcl命令的特点,即后面输入的约束在有冲突的情况下会覆盖之前输入的约束(时序例外的优先级会在下节详述)。另外,不同于UCF是全部读入再处理的方式,在XDC中,约束是读一条执行一条,所以先后顺序很重要,例如要设置IO约束之前,相对应的clock一定要先创建好。
  2. UCF是完全以FPGA的视角看问题,所以缺省认为所有的时钟之间除非预先声明是同步的,否则就视作异步而不做跨时钟域时序分析;XDC则恰恰相反,ASIC世界的血缘背景决定了在其中,所有的时钟缺省视作全同步,在没有时序例外的情况下,工具会主动分析每一条跨时钟域的路径。

XDC的基本语法

 

        XDC的基本语法可以分为时钟约束、I/O约束以及时序例外约束三大类。根据Xilinx的UltraFast设计方法学中Baseline部分的建议(UG949中有详细介绍),对一个设计进行约束的先后顺序也可以依照这三类约束依次进行。本文对可以在帮助文档中查到的基本XDC语法不做详细解释,会将重点放在使用方法和技巧上。

 

时钟约束

 

        时钟约束必须最早创建,对7系列FPGA来说,端口进来的主时钟以及GT的输出RXCLK/TXCLK都必须由用户使用create_clock自主创建。如果是差分输入的时钟,可以仅仅在差分对的P侧用get_ports获取端口,并使用create_clock创建。例如,

 

clk1.PNG

 

Vivado自动推导的衍生时钟

 

        MMCM/PLL/BUFR的输出作为衍生时钟,可以由Vivado自动推导,无需用户创建。自动推导的好处在于当MMCM/PLL/BUFR的配置改变而影响到输出时钟的频率和相位时,用户无需改写约束,Vivado仍然可以自动推导出正确的频率/相位信息。劣势在于,用户并不清楚自动推导出的衍生钟的名字,当设计层次改变时,衍生钟的名字也有可能改变。这样就会带来一个问题:用户需要使用这些衍生钟的名字来创建I/O约束、时钟关系或是时序例外等约束时,要么不知道时钟名字,要么时钟名字是错的。

 

        推荐的做法是,由用户来指定这类衍生时钟的名字,其余频率等都由Vivado 自动推导。这样就只需写明create_generated_clock 的三个option,其余不写即可。如下所示。

 

clk2.PNG


        当然,此类情况下用户也可以选择完全由自己定义衍生时钟,只需补上其余表示频率/相位关系的option,包括-multiply_by 、-devide_by 等等。需要注意的是,一旦Vivado在MMCM/PLL/BUFR 的输出检测到用户自定义的衍生时钟,就会报告一个Warning,提醒用户这个约束会覆盖工具自动推导出的衍生时钟(例外的情况见文章下半段重叠时钟部分的描述),用户须保证自己创建的衍生钟的频率等属性正确。

 

用户自定义的衍生时钟


        工具不能自动推导出衍生钟的情况,包括使用寄存器和组合逻辑搭建的分频器等,必须由用户使用create_generated_clock 来创建。举例如下,

 

clk3.PNG

 

I/O约束

 

        在设计的初级阶段,可以不加I/O约束,让工具专注于满足FPGA内部的时序要求。当时序要求基本满足后,再加上I/O约束跑实现。XDC中的I/O约束有以下几点需要注意:

 

  1. 不加任何I/O约束的端口时序要求被视作无穷大。 
  2. XDC中的set_input_delay / set_output_delay对应于UCF中OFFSET IN / OFFSET OUT,但视角相反。OFFSET IN / OFFSET OUT是从FPGA内部延时的角度来约束端口时序,set_input_delay / set_output_delay则是从系统角度来约束。 
  3. 典型的I/O时序,包括系统同步、源同步、SDR和DDR等等,在Vivado图形界面的XDC templates中都有示例。2014.1版后还有一个Timing Constraints Wizard可供使用。

时序例外约束

 

        时序例外约束包括set_max_delay/set_min_delay,set_multicycle_path,set_false_path等,这类约束除了要满足XDC的先后顺序优先级外,还受到自身优先级的限制。一个总的原则就是针对同一条路径,对约束目标描述越具体的优先级越高。不同的时序例外约束以及同一约束中不同条件的优先级如下所示:

 

22.png

 

 

        举例来说,依次执行如下两条XDC,尽管第二条最后执行,但工具仍然认定第一条约束设定的15为clk1到clk2之间路径的max delay值。

 

 

Capture.JPG 

 

        再比如,对图示路径依次进行如下四条时序例外约束,优胜者将是第二条。但如果再加入最后一条约束,false path的优先级最高,会取代之前所有的时序例外约束。

 

44.png

 

高级时钟约束

 

        约束最终是为了设计服务,所以要用好XDC就需要深入理解电路结构和设计需求。接下来我们就以常见FPGA设计中的时钟结构来举例,详细阐述XDC的约束技巧。

 

时序的零起点

 

        用create_clock定义的主时钟的起点即时序的“零起点”,在这之前的上游路径延时都被工具自动忽略。所以主时钟创建在哪个“点”很重要,以下图所示结构来举例,分别于FPGA输入端口和BUFG输出端口创建一个主时钟,在时序报告中体现出的路径延时完全不同,很明显sysclk_bad的报告中缺少了之前一段的延时,时序报告不可信。

55.png

66.png

 

 

时钟定义的先后顺序

 

        时钟的定义也遵从XDC/Tcl的一般优先级,即:在同一个点上,由用户定义的时钟会覆盖工具自动推导的时钟,且后定义的时钟会覆盖先定义的时钟。若要二者并存,必须使用 -add 选项。

77.png

88.png

 

 

 

      上述例子中BUFG的输出端由用户自定义了一个衍生钟clkbufg,这个衍生钟便会覆盖此处原有的sysclk。此外,图示BUFR工作在bypass模式,其输出不会自动创建衍生钟,但在BUFR的输出端定义一个衍生钟clkbufr,并使用-add 和 -master_clock 选项后,这一点上会存在sysclk和clkbufg两个重叠的时钟。如下的Tcl命令验证了我们的推论。

 

      clk4.PNG

 

 

同步时钟和异步时钟

1010.png

 

      不同于UCF约束,在XDC中,所有的时钟都会被缺省认为是相关的,也就是说,网表中所有存在的时序路径都会被Vivado分析。这也意味着FPGA设计人员必须通过约束告诉工具,哪些路径是无需分析的,哪些时钟域之间是异步的。

 

        如上图所示,两个主时钟ssclkin和sysclk由不同的端口进入FPGA,再经由不同的时钟网络传递,要将它们设成异步时钟,可以使用如下约束:

 

1111.png

 

      其中,-include_generated_clocks 表示所有衍生钟自动跟其主时钟一组,从而与其它组的时钟之间为异步关系。不加这个选项则仅仅将时钟关系的约束应用在主时钟层面。

 

重叠(单点多个)时钟

 

        重叠时钟是指多个时钟共享完全相同的时钟传输网络,例如两个时钟经过一个MUX选择后输出的时钟,在有多种运行模式的设计中很常见。

 

        如下图所示,clk125和clk250是clkcore_buf的两个输入时钟,不约束时钟关系的情况下,Vivado会对图示路径做跨时钟域(重叠时钟之间)分析。这样的时序报告即便没有违例,也是不可信的,因为clk125和clk250不可能同时驱动这条路径上的时序元件。这么做也会增加运行时间,并影响最终的实现效果。

 

 

1212.png

1313.png

 

        如果clk125和clk250除了通过clkcore_buf后一模一样的扇出外没有驱动其它时序元件,我们要做的仅仅是补齐时钟关系的约束。

 

1414.png

 

        在很多情况下,除了共同的扇出,其中一个时钟或两个都还驱动其它的时序元件,此时建议的做法是在clkcore_buf的输出端上创建两个重叠的衍生钟,并将其时钟关系约束为-physically_exclusive 表示不可能同时通过。这样做可以最大化约束覆盖率,也是ISE和UCF中无法做到的。

 

 

1515.png

 

其它高级约束

 

        时钟的约束是XDC的基础,熟练掌握时钟约束,也是XDC约束技巧的基础。其它高级约束技巧,包括复杂的CDC(Clock Domain Crossing)约束和接口时序(SDR、DDR、系统同步接口和源同步接口)约束等方面还有很多值得注意的地方。

 

        这一系列《XDC约束技巧》文章还会继续就上述所列方向分篇详述,敬请关注作者的后续更新,以及Xilinx 官方网站和中文论坛上的更多技术文章。

 

allyzhou.jpg

Ally Zhou 2014-9-25 于Xilinx上海Office

8 回复数
Highlighted
Adventurer
Adventurer
24,633 次查看
注册日期: ‎08-13-2013

对7系列FPGA来说,端口进来的主时钟以及GT的输出RXCLK/TXCLK都必须由用户使用create_clock自主创建

请问,对于输入的差分时钟,该如何约束?在ISE时代,我一般约束此差分时钟经IBUFDS和BUFG后的单端时钟信号,但是用Vivado时,此单端时钟信号的名字在综合后经常变化,导致约束失败。有更好的方式解决吗?

谢谢!

0 项奖励
Highlighted
Xilinx Employee
Xilinx Employee
24,617 次查看
注册日期: ‎04-24-2013

不要约束在“IBUFDS和BUFG后的单端时钟信号”上,直接用get_ports约束在输入端口,差分钟选P口就可以。

0 项奖励
Highlighted
Xilinx Employee
Xilinx Employee
24,616 次查看
注册日期: ‎04-24-2013

不要约束在“IBUFDS和BUFG后的单端时钟信号”上,直接用get_ports约束在输入端口,差分钟选P口就可以。
0 项奖励
Highlighted
Adventurer
Adventurer
24,581 次查看
注册日期: ‎08-13-2013

非常感谢!

0 项奖励
Highlighted
Xilinx Employee
Xilinx Employee
24,179 次查看
注册日期: ‎04-24-2013

《XDC约束技巧之时钟篇》 版本更新

 

日期

版本

作者

备注

2014-09-25

1.1

Ally Zhou

初始版本,发布于Xilinx中文论坛Vivado专区

2014-11-27

1.2

Ally Zhou

修订笔误;

XDC的基本语法-时钟约束: 增加差分时钟约束;

                                                      增加衍生时钟语法举例。

 

 

0 项奖励
Highlighted
Visitor
Visitor
23,833 次查看
注册日期: ‎02-06-2015

谢谢啊,收益颇丰
0 项奖励
Highlighted
Observer
Observer
23,336 次查看
注册日期: ‎03-12-2014

看后感觉还是模糊,可能基础不牢固吧!加油!

0 项奖励
Highlighted
Explorer
Explorer
372 次查看
注册日期: ‎11-06-2019

你好,请问对于级联的pll应该怎么约束?比如 “ 主时钟->pll->pll(多个)“,所有的pll都属于同一个时钟域么?另外,对于生成时钟,比如逻辑生成的,频率是可变的,这样的时钟怎么约束呢?期待答复
0 项奖励