取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 
Highlighted
Explorer
Explorer
411 次查看
注册日期: ‎09-26-2018

Vivado的synthesis的警告:[Constraints 18-5210]

跳至解决方案

Hi Xilinx专家,

我用Vivado的synthesis时候会提示如下警告,请问怎么解决?

Synthesis > [Constraints 18-5210] No constraints selected for write.
Resolution: This message can indicate that there are no constraints for the design, or it can indicate that the used_in flags are set such that the constraints are ignored. This later case is used when running synth_design to not write synthesis constraints to the resulting checkpoint. Instead, project constraints are read when the synthesized design is opened.

在工程里我已经添加了xdc约束文件,但是工具仍然会在synthesis结束报这个警告。

我的Vivado版本2018.3,Windows7环境,器件Zynq7100。我的代码目前只有PL端的程序,没有PS端的程序。请专家帮我看一下,谢谢。

0 项奖励
1 解答

已接受的解答
Highlighted
Xilinx Employee
Xilinx Employee
402 次查看
注册日期: ‎07-17-2008

这个告警在2020.1版本会移除,因为极易引起误解。

在工程确有XDC的情况下,此信息的重点是说综合后生成的.dcp并不会写入约束,而是在用户open synthesized design的时候会读入约束。这个告警对后续阶段约束文件的正常读入并无影响,请忽略。

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------

在原帖中查看解决方案

0 项奖励
1 回复
Highlighted
Xilinx Employee
Xilinx Employee
403 次查看
注册日期: ‎07-17-2008

这个告警在2020.1版本会移除,因为极易引起误解。

在工程确有XDC的情况下,此信息的重点是说综合后生成的.dcp并不会写入约束,而是在用户open synthesized design的时候会读入约束。这个告警对后续阶段约束文件的正常读入并无影响,请忽略。

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------

在原帖中查看解决方案

0 项奖励