取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 
Highlighted
Observer
Observer
275 次查看
注册日期: ‎04-04-2020

Zynq DDR 速度限制

使用Z020在DDR configuration設定頻率在533MH運作時候會摻生錯誤,但降速到510MHz就可以正常了

感覺是驅動能力不足,所以調慢速度就可以正常了。

想問在DDR 配置內可以調整Cycle數量來配合533MHz狀況嗎?又或者有什麼好的建議可以解決這個問題

0 项奖励
2 回复数
Xilinx Employee
Xilinx Employee
249 次查看
注册日期: ‎06-02-2017

Hi @Taylor-Liu 

ZYNQ PS DDR的配置中,Board Delay和DQS to Clock Delay有没有根据PCB实际的布线(包含zynq的package delay

)情况设置?

zynq_ddr_delay.JPG
Highlighted
Observer
Observer
247 次查看
注册日期: ‎04-04-2020

這部分有設定,您的意思是說有可能因為這裡數值的問題造成頻率沒辦法從510MHz上到533MHz嗎?

 

0 项奖励