取消
显示结果 
搜索替代 
您的意思是: 
Highlighted
Participant
Participant
248 次查看
注册日期: ‎01-19-2020

dbg_hub clk被接地

转到解答

我使用了在综合后setup debug添加了ila,使用添加IP的方式添加了vio,但是下载FPGA后发现没有任何可观测信号。打开综合后的网表发现dbg_hub的clk是接地的。请问这个dbg_hub的clk是在哪里设置的呢?为什么他是接地的?

0 项奖励
1 个已接受解答

已接受的解答
Highlighted
Moderator
Moderator
232 次查看
注册日期: ‎11-05-2010

回复: dbg_hub clk被接地

转到解答

可以试试这个命令:

connect_debug_port dbg_hub/clk [get_nets <clock_net_name>]

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------

在原帖中查看解决方案

0 项奖励
4 条回复4
Highlighted
Moderator
Moderator
233 次查看
注册日期: ‎11-05-2010

回复: dbg_hub clk被接地

转到解答

可以试试这个命令:

connect_debug_port dbg_hub/clk [get_nets <clock_net_name>]

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------

在原帖中查看解决方案

0 项奖励
Highlighted
Xilinx Employee
Xilinx Employee
194 次查看
注册日期: ‎02-28-2019

回复: dbg_hub clk被接地

转到解答

Hi @jony391 ,

除了Hong所说的,在set up debug中Net to debug应该可以选对应的时钟信号,您可以看一下您的设置。

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励
Highlighted
Participant
Participant
175 次查看
注册日期: ‎01-19-2020

回复: dbg_hub clk被接地

转到解答

Hi Yang,

在set up debug中列出的信号都选择了同一个时钟,但是没有看到dbg_hub的驱动时钟。但是按照hong的办法,我直接修改 了XCD文件,问题已经解决了。谢谢~

0 项奖励
Highlighted
Participant
Participant
173 次查看
注册日期: ‎01-19-2020

回复: dbg_hub clk被接地

转到解答

Hi Hong,

按照你的方法,我修改了XCD文件。

原文件写的是该信号接地了,不知道为什么会被写成这样。我把文件修改成 接到了目标时钟,问题已经解决了。

0 项奖励