UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Visitor hyq2255
Visitor
179 次查看
注册日期: ‎09-18-2019

XC7K325 器件上,srio IP使用异常

采用XC7K325与DSP之间通过SRIO接口通信,DSP侧接收FPGA的发送过来数据,偶尔发现接收数据为0。通过抓FPGA侧SRIO接口ireq端口,发现srio ip输出的s_axis_ireq_tready信号一直为低电平,导致srio组包输出数据为0。正常情况下,srio ip输出的s_axis_ireq_tready信号应该为高的,请AE帮忙看看怎么定位,谢谢。

 

现象是偶尔出现,下一次发数又正常了,基本上连续发送30次数据,就会出现一次这种情况。编译环境 vivado2015.1.

 

0 项奖励
3 条回复3
Xilinx Employee
Xilinx Employee
119 次查看
注册日期: ‎05-02-2013

回复: XC7K325 器件上,srio IP使用异常

1. 能尽量升级新版本试下么?2015.1也比较老了

2. 跑GT PMA近端环回,也有这种现象么?排除下是否是对端的问题

比方说,对端RX处理不过来了,会要求我们这边TX重传,那ready就不拉高了

3. 出错有规律么?比如每次大概跑多久,出现无效,固定么?还是有时从来不出这种错误?

无效后,等一段时间会自动恢复么,还是必须reset才能恢复?

4. 最后就是抓IP core的信号,来debug了,确认port_initialized, link_initialized一直为高,抓下tnext,last_ack这些信号看下状态

0 项奖励
Visitor hyq2255
Visitor
111 次查看
注册日期: ‎09-18-2019

回复: XC7K325 器件上,srio IP使用异常

1、现象出现没有规律,假设每次发3000个packet(每个packet256字节),第一次出现异常的时刻和第二次都不一样的,很随机,DSP接收的数据中可以看出来为0的内存区的差异。
2、做了一个实验,将(port_initialized | link_initialized)的或值,作为条件,用log_clk(125MHz)来采样,当这个活值为0时,本地检测计数器自动累加。上板测试发现计数器一直波动。请问,正常情况下port_initialized和link_initialized是一直为高么?

3、逻辑侧IP上有一个Rx_nointable 和 Rx_disperr 异常错误上报指示。实际应用中,若DSP不往FPGA发数据,正常训练完成后,这两个指示信号应该也都为0吧??
我们应用环境只是FPGA往DSP发数据,但是观察Rx_nointable 和 Rx_disperr,通过计数器波动检查,发现这两个信号也在翻转,但是对端没有发信号呀。

谢谢
0 项奖励
Xilinx Employee
Xilinx Employee
95 次查看
注册日期: ‎05-02-2013

回复: XC7K325 器件上,srio IP使用异常

像是SRIO的link还没起来

0 项奖励