取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 
Highlighted
Explorer
Explorer
184 次查看
注册日期: ‎05-12-2019

ZYNQ的EMIO问题

跳至解决方案

请问,ZYNQ的EMIO接口是使用PL侧的引脚来对外部进行连接的吧,看数据手册上写的EMIO对应64个IO,是GPIO的BANK2和BANK3,但是在FPGA芯片的管脚图上没有找到GPIO的BANK2和BANK3是哪些管脚

我想问的是EMIO如何跟PL侧的管脚一一对应的呢?难道是在PL侧的管脚约束里对应上了就可以了吗?请赐教,谢谢!

0 项奖励
1 解答

已接受的解答
Highlighted
Xilinx Employee
Xilinx Employee
173 次查看
注册日期: ‎06-19-2019

"看数据手册上写的EMIO对应64个IO,是GPIO的BANK2和BANK3"

手册中具体是怎么描述的?

另外,当你在PS中把GPIO选成了EMIO以后,在PS IP就会多一个EMIO的端口,你只要把它make external就会生成PL侧的端口,然后在约束里去和PL部分的引脚进行绑定。

------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
如果提供的信息能解决您的问题,请标记为“接受为解决方案”。
如果您认为帖子有帮助,请点击“奖励”。谢谢!
-------------------------------------------------------------------

在原帖中查看解决方案

0 项奖励
1 回复
Highlighted
Xilinx Employee
Xilinx Employee
174 次查看
注册日期: ‎06-19-2019

"看数据手册上写的EMIO对应64个IO,是GPIO的BANK2和BANK3"

手册中具体是怎么描述的?

另外,当你在PS中把GPIO选成了EMIO以后,在PS IP就会多一个EMIO的端口,你只要把它make external就会生成PL侧的端口,然后在约束里去和PL部分的引脚进行绑定。

------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
如果提供的信息能解决您的问题,请标记为“接受为解决方案”。
如果您认为帖子有帮助,请点击“奖励”。谢谢!
-------------------------------------------------------------------

在原帖中查看解决方案

0 项奖励