取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 
Highlighted
Contributor
Contributor
297 次查看
注册日期: ‎03-14-2017

vitis kernel 的接口模板问题

Hi 大家好,

    我今天大概了解了一下Vitis加速内核的部署流程,但是有一个疑问,感觉这些C语言级别的加速内核都遵循一个固定的AXI总线的接口模板?不知道我理解的对不对,这个模板是一定的吗?为什么要遵循这样的接口设计?它和host的通讯的底层设计逻辑到底是怎样的?

    感谢各位专家的指导!

 

0 项奖励
3 回复数
Highlighted
Moderator
Moderator
267 次查看
注册日期: ‎11-05-2010

Hi, @lulugay ,

接口是做平台Shell框架时预先设计好的,配合AXI 的总线结构使用. 常用的也就是AXI4-Stream, AXI4-Lite, AXI master 等接口,关于这些接口的详细信息您可以参考UG902.

Host和Kernel的通讯机制你可以先看一下链接中的Figure: Architecture of a Vitis Core Development Kit Application: 

https://www.xilinx.com/html_docs/xilinx2019_2/vitis_doc/Chunk1353458556.html#ctb1559866511109

 

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励
Highlighted
Adventurer
Adventurer
128 次查看
注册日期: ‎08-12-2019

您好,我在您给的链接里没看到您说的图,您再确认一下链接?

0 项奖励
Highlighted
Moderator
Moderator
119 次查看
注册日期: ‎11-05-2010

现在可以参考UG1393

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
bb.png
0 项奖励