UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

artix-7的时钟管脚接到MRCC的N端了,请问怎么正常使用

回复
Highlighted
Visitor
发帖数: 1
注册日期: ‎08-11-2018

artix-7的时钟管脚接到MRCC的N端了,请问怎么正常使用

在画原理图的时候,将artix-7 的时钟管脚接到MRCC的N端了,芯片是xca100tcdg324-1,具体管脚是R17,原理图已经设计好了,不能更改,请问怎么正常使用,非常感谢

Xilinx Employee
发帖数: 158
注册日期: ‎08-26-2010

回复: artix-7的时钟管脚接到MRCC的N端了,请问怎么正常使用

Hi @yunkingcheng,

 

单端时钟必须接P端,因为N端不能走专用时钟路径,也可以绕过DRC检查:

set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets {*_IBUF}]

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
Xilinx Employee
发帖数: 268
注册日期: ‎08-21-2007

回复: artix-7的时钟管脚接到MRCC的N端了,请问怎么正常使用

管脚进来后通过BUFG使用,这是走线没有经过时钟专有路径,把CLOCK_DEDICATED_ROUTE约束设成FALSE。