UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Observer niu_zun
Observer
207 次查看
注册日期: ‎12-19-2018

XCVU9P的LVDS时钟输入问题?

1.png

 

 

 

 

 

 

 

 

 

 

 

 

 

 

求教,在 ug571中,看到如上电路。手册中提到要把电阻设置成相同的阻值,保证产生一个Vbias/2的共模电压,并且Vbias 采用1.8V VCCO:

 

2.png

 

 

这里我还是不太明白,为什么VCCO一定要是1.8V呢?我们不是只保证 共模电压落在FPGA的共模电压范围内就好了吗?而且在XCVU9P的开发板中有的LVDS信号采用同样的电路,但是加的VCCO是1.2V:3.png

这样一算 共模电压只有0.6V了,所以我想请问这个电路的具体作用是什么?应如何选择VCCO?谢谢 

 

0 项奖励
2 条回复2
Xilinx Employee
Xilinx Employee
171 次查看
注册日期: ‎08-10-2008

回复: XCVU9P的LVDS时钟输入问题?

Vcco 1.8V因为输入信号是1.8V的LVDS。如果你是1.2V的LVDS,那么这里Vcco就是1.2V。此外还有2.5V,3.3V的LVDS,这个根据需要来的,不是定死的。

Vbias是偏置电压,LVDS这种信号本身需要有偏置电压的,你挑出来的图是有AC couple的,过来的直流电压被耦合掉了,所以必须在输入口附近设置偏置。偏置一般是输入口电平的1/2.所以上下两个电阻相等,可以分出1/2的电压。这个典型的偏置值当然肯定落在共模范围内。

------------------------------------------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
---------------------------------------------------------------------------------------------------------
0 项奖励
Observer niu_zun
Observer
162 次查看
注册日期: ‎12-19-2018

回复: XCVU9P的LVDS时钟输入问题?

您好 谢谢回复。在XCVU9P的手册中,有一个U122(SI5335 ) 提供了 125MHz时钟(LVDS):4.png

 

 

 

SI5335 在1.8V 供电的时候,共模电压范围如下:6.png

从图中看出 此时的共模电压在0.875。

SI5335 在原理图中没有采用AC-copuled 而是采用了 DC-COUPled:5.png

 我对这个直流偏置电路很不理解,直流偏置电路又提供了一个0.9V的偏置,这个偏置叠加上SI5335本身输出的共模电压0.875V已经达到了 1.775V 超出了FPGA的 共模电压 范围,所以想请教一下为什么这里要这样做?还是说这个0.9V偏置不应该与SI5335 的 共模电压相加?谢谢您。热切盼望您的回复。

 

 

 

 

0 项奖励