取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 
sdersder
Explorer
Explorer
1,018 次查看
注册日期: ‎10-23-2018

GTY Transceivers

跳至解决方案

工程配置:XCU13P-flga2577, vivado_17.4, GTY使能X0Y0,使用mgtrefclk0作为参考时钟,TX/RX 均使用CPLL;但是在综合会报错,报错信息如下:

1.PNG

 

关于MGT时钟源的设置:专用时钟管脚经过ibufds_gte4,输出O作为MGT时钟,输出ODIV2经过bufg_gt作为逻辑时钟;

2.PNG3.PNG

请问怎么解决问题?

 

0 项奖励
1 解答

已接受的解答
hongh
Moderator
Moderator
610 次查看
注册日期: ‎11-05-2010

Hi, @sdersder ,

把工程升级到2020.2, 然后再升级工程中的IP,可以跑完实现,没有问题.

跑好的工程已经通过Ezmove发送给你.

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------

在原帖中查看解决方案

0 项奖励
13 回复数
hongh
Moderator
Moderator
942 次查看
注册日期: ‎11-05-2010

代码上的连接看起来没什么问题.

工具应该会自动把BUFG_GT的CE端接上BUFG_GT_SYNC, 与代码中的连接无关. 怀疑这可能是旧版本的问题,可以直接升级到最新版本的Vivado上再试一下

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
sdersder
Explorer
Explorer
909 次查看
注册日期: ‎10-23-2018

但是我利用GTY ip 生成的例子工程在vivado_v17.4上能够成功生成bit流,这样能够排除工具老旧的可能性吗?

0 项奖励
hongh
Moderator
Moderator
870 次查看
注册日期: ‎11-05-2010

工具可能在处理某些情况时有问题,并不是说工具在所有的情况下都会做错.

我在2017.4、2020.2 都无法复现你遇到的问题,能否尝试重建工程跑一下或者提供你有问题的设计?

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
sdersder
Explorer
Explorer
841 次查看
注册日期: ‎10-23-2018

工程有200M,请问怎么上传?

0 项奖励
sdersder
Explorer
Explorer
740 次查看
注册日期: ‎10-23-2018

你好,不知道怎么在你转发给我的链接里面上传工程,我更换新的vivado版本依旧不能够解决这个问题。
尝试一些修改目前也没有解决该问题。

0 项奖励
sdersder
Explorer
Explorer
691 次查看
注册日期: ‎10-23-2018

抱歉,Ezmove上传工程会提示错误:

1.png2.png

0 项奖励
hongh
Moderator
Moderator
673 次查看
注册日期: ‎11-05-2010

可以向下面的邮箱反映一下你在Ezmove上遇到的问题:

webapps@xilinx.com

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励
hongh
Moderator
Moderator
611 次查看
注册日期: ‎11-05-2010

Hi, @sdersder ,

把工程升级到2020.2, 然后再升级工程中的IP,可以跑完实现,没有问题.

跑好的工程已经通过Ezmove发送给你.

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------

在原帖中查看解决方案

0 项奖励
sdersder
Explorer
Explorer
530 次查看
注册日期: ‎10-23-2018

我尝试用vivado-2017.4 2018.1 和 2019.2 编译这个工程,报一样的错误。所以可能是我的这边vivado运行环境的问题?但是这样怎么去找问题的出处?我的笔记本最多只能安装到2019.2.
1.png2.png

0 项奖励
sdersder
Explorer
Explorer
521 次查看
注册日期: ‎10-23-2018

此外,我尝试了三台电脑都是一样的报错信息。

0 项奖励
sdersder
Explorer
Explorer
487 次查看
注册日期: ‎10-23-2018

请问我现有的电脑最多只能支持到19.2,目前因为电脑安装了许多别的软件不方便重装win10的系统。
针对于我工程中的报错信息,还有别的办法解决吗?

0 项奖励
sdersder
Explorer
Explorer
478 次查看
注册日期: ‎10-23-2018

问题已经解决。
不同版本vivado支持的语法是有差异的,相同的代码,16版报错但编译通过,17版报错且编译不通过,这是正常的。工程bufg_gt一共用了3个,报错的CE不同导致错误,CE 作用-- 1-bit input: Buffer enable。2个bufg_gt用的CE = >not(gtwiz_userclk_rx_reset_int(i)), 这个在16.3是支持综合的,但17。4不行。将所有bufg_gt的 CE => '1',成功编译。

hongh
Moderator
Moderator
468 次查看
注册日期: ‎11-05-2010

BUFG_GT的CE 端最终工具会自动连到后来插入的BUFG_GT_SYNC的输出,一般在代码中接常数1 即可.

2020.1 之前的版本在综合前后还未正式确定连接时对于此连接的检查过于严苛, 由此报错.

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励