取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 
twinklesan
Observer
Observer
453 次查看
注册日期: ‎04-14-2020

ZYNQ done_0引脚一直处于被拉高状态

跳至解决方案

问题描述:在只有FPGA电源(12V输入)时,done_0引脚正常,只有在烧录好程序时才会被内部拉高,指示灯亮

当为光模块供电,打开3.3V电源时,在没有烧录程序的情况下FPGA_DONE指示灯一直处于常亮的状态,请问有可能是什么原因造成的?

备注:整块板子分两部分供电,一部分是12V输入转为各种FPGA和外设芯片所需电压;一部分是3.3V输入,给20个光模块供电(过大电流)

初步判断是3.3V的影响,因为模块中有几个引脚要上拉3.3V再接入FPGA的PL端IO口,会因此灌电流进去,导致芯片不正常工作吗?但是模块的协议中电路这样接是没有问题的

问题:1.芯片的done_0引脚在什么情况下会一直常亮?

          2.有没有光交换机底板的解决方案?

求解答,十分感谢!

0 项奖励
1 解答

已接受的解答
simon
Xilinx Employee
Xilinx Employee
354 次查看
注册日期: ‎08-26-2010

Hi @twinklesan 

DONE pin也是拉高了吗?倒灌电流需要确保不能超过我们的spec了,可以让FPGA先上电。

Thanks
Simon
-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------

在原帖中查看解决方案

0 项奖励
2 回复数
simon
Xilinx Employee
Xilinx Employee
355 次查看
注册日期: ‎08-26-2010

Hi @twinklesan 

DONE pin也是拉高了吗?倒灌电流需要确保不能超过我们的spec了,可以让FPGA先上电。

Thanks
Simon
-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------

在原帖中查看解决方案

0 项奖励
twinklesan
Observer
Observer
239 次查看
注册日期: ‎04-14-2020

嗯嗯 之前问题已经解决了 是倒灌电流太大了,谢谢!

0 项奖励