05-19-2014 12:36 PM - 编辑日期 08-24-2016 03:04 PM
Vivado 设计套件是面向未来十年的All Programmable器件的设计工具,拥有更强大和便捷的操作、对新器件的支持更加完美。同时全新的设计方法更能成倍地加速您的设计与验证工作。
赛灵思目前正在编写Vivado “Quick Take”系列教程,不仅可以帮助用户从ISE过渡到Vivado的使用,同时也能帮助使用Vivado的用户提高设计技巧。以下便是Vivado “Quick Take”系列视频教程的汇总,希望能帮到各位工程师快速地上手Vivado。
(本帖持续更新,请保持关注)
重要视频
设计流程概览
应用设计约束
------> 未完待续 <-----
修改时间 05-28-2014 10:57 AM
-----> 接上一帖 <-----
系统级设计
![]() |
![]() 通过本视频,您将了解 Xilinx Tcl Store -Tcl 代码的开源存储库。Tcl Store 为用户提供途径分享不同任务的有用脚本。Xilinx Tcl Store 由用户开发并支持,存储在GitHub 中。Vivado 中构建了库浏览器,您可以浏览、安装、卸载和更新应用程序。应用程序是 Tcl 代码的模块或组,执行或支持扩展和补充本地 Vivado Tcl 命令的相关任务。 发布时间: 2014 年 4 月 |
![]() |
使用 Vivado IP Integrator 创建 IP 子系统 - v2013.1 了解如何使用 Vivado IP Integrator 加速构建视频传感器处理流水线设计(使用 AXI4、 MicroBlaze 处理器和外部 DDR3 存储接口)。可使用 Vivado IP Integrator 快速构建和重用 IP 和 IP 子系统。 2013年4月更新 |
![]() |
![]() 了解如何使用 Vivado Design suite 的板级意识特性来快速配置和实现面向 Xilinx 评估开发板的设计。查看 IP Integrator 如何将所有可能的 IP 接口在开发板内展示,以及如何轻松配置并连接至您的设计。查看所有的逻辑/物理参数和约束如何自动分配并传送至下行实现工具。 发布时间: 2014 年 4 月 |
![]() |
使用 Vivado MIG 创建存储接口设计 学习如何使用 Vivado 存储接口生成器 (MIG) 创建存储接口设计。本视频将介绍如何使用 MIG 创建一个范例设计,并演示用于存储接口和控制器的快捷验证方法。 发布日期: 2013 年 1 月 |
![]() |
使用 Xilinx 功耗估计器 面向 All Programmable SoC 和 FPGA 设计的功耗和冷却规范需要在产品设计周期之初决定,有时甚至需要早于 All Programmable SoC 和 FPGA 间的逻辑设计。早期对最差案例的功耗进行准确分析,将有助于用户避免因对产品功耗或冷却系统进行过度或不足设计而造成问题。Xilinx 功耗估计器 (XPE) 是一个基于电子数据表的工具,旨在帮助用户进行功耗估算。 发布时间: 2013 年 8 月 |
![]() |
IP 核定制和实例化 了解如何用 IP 核目录在项目中进行 IP 定制、添加和实例化。重点特性具体包括:启动 IP 核目录、搜索和选择 IP、定制 IP、为设计添加 IP、在项目中实例化 IP、创建独立的 IP 项目并生成网表。 发布时间:2012 年 7 月 |
I/O引脚规划
![]() |
I/O 规划概览 学习如何在 Vivado Design Suite 中使用互动 I/O 引脚规划和器件探索功能。具体的 I/O 规划特性包括:用于在设计中创建、配置、分配和管理 I/O 端口和时钟逻辑对象的集成设计环境 (IDE)。教程介绍了如何在设计流程的不同阶段(包括 RTL 前、RTL 和综合后)进行 I/O 规划。为 PCB 设计人员介绍常规的 I/O 布置方法以及 DRC 验证和输出格式问题。 发布时间: 2012 年 9 月 |
06-11-2014 12:32 PM - 编辑日期 06-11-2014 12:33 PM
设计的综合与实现
![]() |
设计的综合 概括了解综合流程及其在整个 RTL 到比特流过程中的位置。介绍如何设置综合,如何管理源文件、综合与项目选项,如何运行综合,以及如何检查结果。 发布时间:2012 年 7 月 |
![]() |
Adv使用 Vivado 的高级综合 了解如何在您的设计中识别时序瓶颈。在综合层分析设计是快速提升性能的有效方法。Vivado 能让您通过时序报告、延迟直方图和原理图了解最关键的路径。都有能力互相交叉探测。 发布时间: 2013 年 4 月 |
![]() |
使用 Vivado 进行功耗优化 了解在 FPGA 中影响功耗的因素,以及 Vivado 如何为您的设计最小化功耗并着重一些高级控制和最佳方法用于最有效地利用 Vivado 功耗优化。 发布日期: 2012 年 12 月 |
![]() |
Vivado 综合中的编译单元 了解编译单元,以及 Vivado 如何组织这些编译单元,用于混合 Verilog 和 SystemVerilog 项目。编译单元影响用户定义范围,还限制编译指令范围。Vivado 可让您通过 file_type 属性把所有文件放于单个编译单元。 发布时间: 2013 年 8 月 |
![]() |
设计的实现 概括了解实现流程及其在整体 RTL 到比特流过程中的位置。介绍如何设置实现策略,如何运行实现过程,如何检查结果,并对实现命令和选项进行描述。 发布时间:2012 年 7 月 |
![]() |
使用设计检查点 了解什么是设计检查点,了解它们的重要性,以及如何使用设计检查点。介绍如何读写检查点,如何与项目互动,并包含一个应用检查点的脚本实例。 发布时间:2012 年 7 月 |
![]() |
运行的创建和管理 了解如何在 Vivado Design Suite 中对综合与实施运行进行创建、配置、启动、监控和管理。重点特性具体包括:运行配置和定制策略创建、启动运行、监控运行和设计状态、创建多个运行、分析运行结果。 发布时间:2012 年 7 月 |
![]() |
消息、报告和日志文件概览 了解 Vivado Design Suite 生成的消息、报告和日志文件。重点特性具体包括:消息的位置和生成的类型、交叉回探源文件、常用报告命令概览、生成的日志和记录文件。 发布时间: 2012 年 8 月 |
![]() |
在 Vivado 中使用增量实现 - v2013.1 Vivado 增量流程让您可以从一个设计运行到下一个设计重用物理数据,节省运行时间,提升可预测性。了解如何使用带有项目和 Tcl 脚本的增量检查点。 发布时间: 2013 年 4 月 |
![]() |
Vivado 实现指令和战略 - v2013.1 了解如何访问全新布局布线算法,您可以在默认值不符合设计目标时尝试该算法。本课程包含了全新命令指令和构建于这些指令之上的全新预封装战略。 发布时间: 2013 年 4 月 |
设计分析
![]() |
逻辑仿真 了解如何使用 vivado 仿真器,如何配置仿真设置以及如何运行波形查看器。 发布时间:2012 年 10 月 |
![]() |
在 Vivado 中使用 Cadence IES 运行仿真 了解如何在 Vivado 中使用 Cadence Incisive Enterprise (IES) simulator 运行仿真。我们将演示如何编译仿真库、为 IP 或整个项目生成仿真脚本,然后运行仿真。 发布时间:2013 年 10 月 |
![]() |
![]() 了解如何在 Vivado 中使用 Cadence IES simulator 为 MicroBlaze IPI 设计运行仿真。我们将演示如何编译仿真库、为 IP 或整个项目生成仿真脚本,然后运行仿真。 发布时间: 2014 年 4 月 |
![]() |
在 Vivado 中使用 Synopsys VCS 运行仿真 了解如何在 Vivado 中使用 Synopsys VCS simulator 运行仿真。我们将演示如何编译仿真库、为 IP 或整个项目生成仿真脚本,然后运行仿真。 发布时间:2013 年 10 月 |
![]() |
在 Vivado 中使用 Synopsys VCS 仿真 Zynq BFM 设计 了解如何在 Vivado 中使用 Synopsys VCS simulator 为 ZYNQ BFM IPI 设计运行仿真。我们将演示如何编译仿真库、为 IP 或整个项目生成仿真脚本,然后运行仿真。 发布时间:2014 年 2 月 |
![]() |
在 Vivado 中使用 Synopsys VCS 仿真 MicroBlaze 设计 了解如何在 Vivado 中使用 Synopsys VCS simulator 为 MicroBlaze IPI 设计运行仿真。我们将演示如何编译仿真库、为 IP 或整个项目生成仿真脚本,然后运行仿真。 发布时间:2014 年 2 月 |
![]() |
了解 Vivado 消息传送功能 了解如何利用 Vivado 的消息功能,以更快调试设计。我们将简单介绍IDE中的信息标签、演示重要信息的全新扩展描述和分辨率字段、交叉探测设计目标、调整消息严重程度以及提供抑制消息的功能。 发布时间: 2013 年 8 月 |
![]() |
使用面向多 Sim 组合的 Vivado Logic Simulator 了解如何在 Vivado 集成设计环境使用多仿真组合,让您可以同时调试子模块和完整设计。 发布时间:2012 年 10 月 |
![]() |
使用 Vivado 进行功耗估计和分析 了解 Vivado 如何帮助您估计设计中的功耗,并研究获得精确评估的最佳方法。 发布日期: 2012 年 12 月 |
![]() |
Vivado 中的 ModelSIM 仿真 了解如何编译仿真库,设置仿真源,并运行仿真。 发布日期: 2012 年 12 月 |
![]() |
在 Vivado 中运行设计规则检查 (DRCs) 了解 DRC 的定义、使用方法建议、以及如何在 Vivado 中有效使用设计规则检查,以识别和解决关键错误和警告。 发布时间: 2013 年 3 月 |
![]() |
Vivado 设计方法 DRC 简介 了解 Vivado 2013.3 中推出的全新 DRC,如何检测设计约束中的问题,如何识别性能瓶颈和 methodology_checks / timing_checks 的命令使用。 发布日期: 2013 年 12 月 |
![]() |
分析实现结果 了解如何在实现完成后分析设计。这包括分析预配置报告以及用 Vivado IDE 分析结果。 发布时间:2012 年 7 月 |
![]() |
时序分析控制 了解时序分析的高级控制,包括命令 config_timing_corners (允许控制使用哪些边角用于设置和保持分析),以及命令 config_timing_analysis (允许控制时序分析器的默认行为)。 发布日期: 2012 年 12 月 |
![]() |
交叉时钟域检查 - CDC 分析 学习如何利用 XDC 时序约束编辑器管理时序约束,并了解编辑器功能,学习编辑器的使用实例。 发布时间:2012 年 10 月 |
![]() |
分析 Vivado 中的器件资源统计信息 随着器件复杂程度的增加,设计资源测量变得越来越复杂。了解哪个器件资源对监视器重要,以及如何分析使用报告。 发布时间: 2013 年 8 月 |
修改时间 07-30-2018 10:47 AM
修改时间 11-13-2018 11:30 AM
Hi @zh8823049,
最近产品版本都在更新,官网也在更新到新的界面,可能视频链接也在更新中~
更新完毕后,Xilinx会重新整理视频学习资料。
感谢关注
**~ Got a minute? Answer our Vitis HLS survey here! ~**